电大专科《计算机组成原理》考试答案全完整版5.docx

1、电大专科计算机组成原理考试答案全完整版 5选择题*下列数中最大的数是（ C ）A(101001)2 B(52)8 C(00101001)BCD D(233)16* 1946年研制成功的第一台电子计算机称为 ，1949年研制成功的第一台程序内存的计算机称为 。（ B ）AEDVAC，MARKI BENIAC，EDSAC CENIAC，MARKI DENIAC，UNIVACI*冯诺依曼机工作方式的基本特点是（ B ）。A多指令流单数据流 B按地址访问并顺序执行指令C堆栈操作 D存储器按内部选择地址*两个补码数相加，只有在最高位相同时会有可能产生溢出，在最高位不同时（ C ）。A有可能产生溢出 B会

2、产生溢出C一定不会产生溢出 D不一定会产生溢出*在指令寻址方式中，寄存器寻址，操作数在（ A ）中，指令的操作数是（ B ）。A通用寄存器 B寄存器编号 C内存单元 D操作数的地址E操作数地址的地址 F操作数本身 G指令*关于操作数的来源和去处，表述不正确的是（ D ）。A第一个来源和去处是CPU寄存器 B第二个来源和去处是外设中的寄存器C第一个来源和去处是内存中的存储器 D第四个来源和去处是外存储器*对磁盘进行格式化，在一个记录面上要将磁盘划分为若干 ，在这个基础上，又要将 划分为若干 。（ A ），A磁道，磁道，扇区 B扇区，扇区，磁道 C扇区，磁道，扇区 D磁道，扇区，磁道*在采用DMA

3、方式的I/O系统中，其基本思想是在（ B ）之间建立直接的数据通路。ACPU和外围设备 B主存和外围设备 C外设与外设 DCPU与主存*下列数中最大的数是（ D ）A(1010010)2 B (512)8 C (00101000)BCD D (235)16*两个补码数相加，只有在（ A ）时有可能产生溢出。A符号位相同 B两个正数相加结果为正C符号位不同 D数值位产生向符号位的进位，符号位也产生向更高位的进位*定点数补码减法可以直接用加法器完成，此时符号位 参与运算；并把补码形式的减数诸位求反送至加法器，再向最低位给出进位信号 。（ B ）。A与数值位分别进行运算，0 B与数值位一起参与运算，

4、1C与数值位分别进行运算，1 D与数值位一起参与运算，0*长度相同但格式不同的2中浮点数，假设前者阶码短、尾数长，后者阶码长、尾数短，其他规定均相同，则它们可表示的数的范围和精度为（ C ）。A两者可表示的数的范围和精度相同 B前者可表示的数的范围大但精度低C后者可表示的数的范围大但精度低 D前者可表示的数的范围大但精度高*变址寻址方式中，操作数是有效地址等于（ C ）。A基址寄存器内容加上形式地址（位移量） B堆栈指示器内容加上形式地址C变址寄存器内容加上形式地址 D程序计数器内容加上形式地址*PUSH指令，按操作数的个数是分属于（ A ），使用的寻址方式是（ E ）和（ G ）。A单操作数

5、 B双操作数 C无操作数 D多操作数 E寄存器寻址方式 F寄存器间接寻址方式 G堆栈寻址方式 H相对寻址方式*下列说法中（ B ）是正确的。A半导体ROM信息可读可写，且断电后仍能保持记忆B半导体ROM是非易失性的，断电后仍能保持记忆C半导体ROM是易失性的，断电后不能保持记忆DEPROM是可改写的，因而也是随机存储器的一种*在CPU与主存之间加入Cache，能够提高CPU访问存储器的速度，一般情况下Cache的容量 命中率 ，因此Cache容量 。（ C ）A越大，越高，与主存越接近越好 B越小，越高，与主存越差异越好 C越大，越高，只要几百K就可达90%以上 D越小，越高，只要几K就可达9

6、0%以上*某机字长16位，采用原码定点小数表示，符号位为1位，数值位为15位，则可表示的最大正小数为 ，最小负小数为 。（ C ）A+ (2161)， (1215) B+ (2151)， (1216) C+ (1215)， (1215) D+ (2151)， (1215)*在定点二进制运算器中（减法运算一般通过（ D ）来实现。A原码运算的二进制减法器 B补码运算的二进制减法器C补码运算的十进制减法器 D补码运算的二进制加法器*在定点运算器中，无论采用双符号位还是采用单符号位，都必须要有（ C ），它一般用（ C ）来实现。A译码电路，与非门 B译码电路，或非门 C溢出判断电路，异或门 D移位

7、电路，与或非门*长度相同但格式不同的2中浮点数，假设前者阶码短、尾数长，后者阶码长、尾数短，其他规定均相同，则它们可表示的数的范围和精度为（ C ）。A两者可表示的数的范围和精度相同 B前者可表示的数的范围大但精度低C后者可表示的数的范围大但精度低 D前者可表示的数的范围大但精度高*ADD R0，R1 加法指令，按操作数的个数是分属于（ B ），使用的寻址方式是（ E ）。A单操作数 B双操作数 C无操作数 D多操作数E寄存器寻址方式 F寄存器间接寻址方式 G堆栈寻址方式 H相对寻址方式*在CPU与主存之间加入Cache，能够提高CPU访问存储器的速度，一般情况下Cache的容量 命中率 ，因

8、此Cache容量 。（ C ）A越大，越高，与主存越接近越好 B越小，越高，与主存越差异越好C越大，越高，只要几百K就可达9%0以上 D越小，越高，只要几K就可达90%以上*某机字长16位，采用原码定点整数表示，符号位为1位，数值位为15位，则可表示的最大正整数和最小负整数的一组数为（ A ）。A+ (2151)， (2151) B+ (2151)， (2161) C+ (2141)， (2151) D+ (2151)， (1215)*定点数补码减法可以直接加法器完成，符号位（ ）；并把补码形式的减数诸位求反送加法器，再给最低位给出进位信号（ B ）。A与数值位分别进行运算，0 B与数值位一起

9、参加运算，1C与数值位分别进行运算，1 D与数值位一起参加运算，0*长度相同但格式不同的2种浮点数，假设前者阶码长，尾数短，后者阶码短，尾数长，其它规定均相同，则它们可表示的数的范围和精度为（ B ）。A两者可表示的数的范围和精度相同 B前者可表示的数的范围大但精度低C后者可表示的数的范围大且精度高 D前者可表示的数的范围大且精度高*基址寻址方式中，操作数的有效地址等于（ A ）。A基址寄存器内容加上形式地址（偏移量） B堆栈指针内容加上形式地址C变址寄存器内容加上形式地址 D程序计数器内容加上形式地址*PUSH指令，按操作数的个数是分属于（ B ），使用的寻址方式是（ E ）和（ F ）。A

10、单操作数 B双操作数 C无操作数 D多操作数E寄存器寻址方式 F寄存器间接寻址方式 G堆栈寻址方式 H相对寻址方式*虚拟存储器管理系统的基础是程序的局部性原理，因而虚存的目的是为了给每个用户提供比主存容量（ D ）地址空间。A小得多的逻辑 B大得多的逻辑 C小得多的物理 D大得多的物理*下列数中最大的数是（ D ）A(1010110)2 B (512)8 C (00101000)BCD D (235)16*两个补码数相加，只有在（ A ）时有可能产生溢出。A符号位相同 B两个正数相加结果为正C符号位不同 D数值位产生向符号位的进位，符号位也产生向更高位的进位*定点数补码减法可以直接用加法器完成

11、，此时符号位 参与运算；并把补码形式的减数诸位求反送至加法器，再向最低位给出进位信号 。（ B ）。A与数值位分别进行运算，0 B与数值位一起参与运算，1C与数值位分别进行运算，1 D与数值位一起参与运算，0*长度相同但格式不同的2中浮点数，假设前者阶码短、尾数长，后者阶码长、尾数短，其他规定均相同，则它们可表示的数的范围和精度为（ C ）。A两者可表示的数的范围和精度相同 B前者可表示的数的范围大但精度低C后者可表示的数的范围大但精度低 D前者可表示的数的范围大但精度高*变址寻址方式中，操作数是有效地址等于（ C ）。A基址寄存器内容加上形式地址（位移量） B堆栈指示器内容加上形式地址C变址

12、寄存器内容加上形式地址 D程序计数器内容加上形式地址*PUSH指令，按操作数的个数是分属于（ A ），使用的寻址方式是（ E ）和（ G ）。A单操作数 B双操作数 C无操作数 D多操作数 E寄存器寻址方式 F寄存器间接寻址方式 G堆栈寻址方式 H相对寻址方式*某机字长16位，采用原码定点整数表示，符号位为1位，数值位为15位，则可表示的最大正整数和最小负整数的一组数为（ A ）。A+ (2151)， (2151) B+ (2151)， (2161) C+ (2141)， (2151) D+ (2151)， (1215)*定点数补码减法可以直接加法器完成，符号位（ ）；并把补码形式的减数诸位求

13、反送加法器，再给最低位给出进位信号（ B ）。A与数值位分别进行运算，0 B与数值位一起参加运算，1C与数值位分别进行运算，1 D与数值位一起参加运算，0*长度相同但格式不同的2种浮点数，假设前者阶码长，尾数短，后者阶码短，尾数长，其它规定均相同，则它们可表示的数的范围和精度为（ B ）。A两者可表示的数的范围和精度相同 B前者可表示的数的范围大但精度低C后者可表示的数的范围大且精度高 D前者可表示的数的范围大且精度高*基址寻址方式中，操作数的有效地址等于（ A ）。A基址寄存器内容加上形式地址（偏移量） B堆栈指针内容加上形式地址C变址寄存器内容加上形式地址 D程序计数器内容加上形式地址*P

14、USH指令，按操作数的个数是分属于（ B ），使用的寻址方式是（ E ）和（ G ）。A单操作数 B双操作数 C无操作数 D多操作数E寄存器寻址方式 F寄存器间接寻址方式 G堆栈寻址方式 H相对寻址方式*下列数中最大的数是（ D ）A(1010110)2 B (512)8 C (00101000)BCD D (235)16*两个补码数相加，只有在（ A ）时有可能产生溢出。A符号位相同 B两个正数相加结果为正C符号位不同 D数值位产生向符号位的进位，符号位也产生向更高位的进位*定点数补码减法可以直接用加法器完成，此时符号位 参与运算；并把补码形式的减数诸位求反送至加法器，再向最低位给出进位信号

15、 。（ B ）。A与数值位分别进行运算，0 B与数值位一起参与运算，1C与数值位分别进行运算，1 D与数值位一起参与运算，0*长度相同但格式不同的2中浮点数，假设前者阶码短、尾数长，后者阶码长、尾数短，其他规定均相同，则它们可表示的数的范围和精度为（ C ）。A两者可表示的数的范围和精度相同 B前者可表示的数的范围大但精度低C后者可表示的数的范围大但精度低 D前者可表示的数的范围大但精度高*变址寻址方式中，操作数是有效地址等于（ C ）。A基址寄存器内容加上形式地址（位移量） B堆栈指示器内容加上形式地址C变址寄存器内容加上形式地址 D程序计数器内容加上形式地址*PUSH指令，按操作数的个数是

16、分属于（ A ），使用的寻址方式是（ E ）和（ G ）。A单操作数 B双操作数 C无操作数 D多操作数 E寄存器寻址方式 F寄存器间接寻址方式 G堆栈寻址方式 H相对寻址方式*下列数中最大的数是（ D ）。A(1010010)2 B(512)8 C(00101000)BCD D(235)16*定点数加法具有两个特点：一是符号位（ B ）。二是符号位向更高位的进位（ C ）。A与数值位分别进行运算 B与数值位一起参加运算 C要舍去 D表示溢出*定点数补码减法可以直接加法器完成，符号位 参与运算，并可把补码形式的减数求反送加法器，再给最低位给出进位信号 。（ B ）。A与数值位分别进行运算，0

17、B与数值位一起参加运算，1C与数值位分别进行运算，1 D与数值位一起参加运算，0*长度相同但格式不同的两种浮点数，假设前者阶码长，尾数短，后者阶码短，尾数长，全体规定均相同，则它们可表示的数的范围和精度为（ B ）。A两者可表示的数的范围和精度相同 B前者可表示的数的范围大，但精度低C后者可表示的数的范围大，且精度高 D前者可表示的数的范围大，且精度高*基址寻址方式中，操作数的有效地址等于（ A ）。A基址寄存器内容加上形式地址（偏移量） B堆栈指针内容加上形式地址C变址寄存器内容加上形式地址 D程序计数器内容加上形式地址*ADD R0，R1加法指令，按操作数的个数是分属于（ B ），使用的寻

18、址方式是（ E ）。A单操作数 B双操作数 C无操作数 D多操作数 E寄存器寻址方式 F寄存器间接寻址方式 G堆栈寻址方式 H相对寻址方式*虚拟存储器管理系统的基础是程序的局部性原理，因而虚存的目的是为了给每个用户提供比主存容量（ B ）地址空间。A小得多的逻辑 B大得多的逻辑 C小得多的物理 D大得多的物理*下列数中最小的数是（ C ）。A(101001)2 B(52)8 C(00101001)BCD D(233)16*某机字长32位，采用定点小数原码表示，符号位为1位，尾数为31位，则可表示的最大正小数和最小负小数的一组数为（ C ）。A+(232-1)，-(1-2-31) B+(231-

19、1)，-(1-2-32) C+(1-2-31)，-(1-2-31) D+(231-1)，-(1-2-31)*指令周期是指（ C ）。ACPU从主存取出一条指令的时间 BCPU执行一条指令的时间 CCPU从主存取出一条指令加上执行这条指令的时间 D时钟周期时间*微程序控制器中，机器指令与微指令的关系是（ B ）。A每一条机器指令由一条微指令来执行 B每一条机器指令由一段微指令编成的微程序来执行 C一段机器指令组成的程序可由一条微指令来执行 D一条微指令由若干条机器指令组成*在指令的寻址方式中，存储器间接寻址，操作数在内存单元中，指令的操作数是（ B ）。A操作数的地址 B操作数地址的地址 C操作

20、数本身 D指令*某一RAM芯片，其容量为5128位，除电源端和接地端外，连同片选、/OE和读/写信号该芯片引出脚的最小目为（ D ）。A23 B25 C50 D20*在虚拟存储器中，当程序正在执行时，由（ D ）完成地址映射。A程序员相应硬件 B编译器相应硬件 C装入程序相应硬件 D操作系统相应硬件*在统一编址方式下，存储单元和I/O设备是靠（ C ）来区分的。A不同的地址代码 B不同的地址总线 C不同的指令和不同的控制信号 D上述都不对*为了便于实现多级中断，保存现场信息的自有效方法是采用（ B ）。A通用寄存器 B. 堆栈 C存储器 D外存*下列数中最小的数是（ C ）。A(1010010

21、)2 B(512)8 C(00101000)BCD D(235)16*某机字长16位，采用定点小数原码表示，符号位为1位，尾数为15位，则可表示的最大正小数和最小负小数的一组数为（ C ）。A+(216-1)，-(1-2-15) B+(215-1)，-(1-2-16) C+(1-2-15)，-(1-2-15) D+(215-1)，-(1-2-15)*执行一条指令的顺序是（ B ）。读取指令 执行指令 分析指令A B C D*微指令是指（ C ）。A一段机器指令 B一条语句指令 C一个微指令字 D一条伪指令*在指令的寻址方式中，存储器直接寻址，操作数在（ C ）中，指令中的操作数是操作数的地址。

22、A通用寄存器 B寄存器编号 C内存单元 D操作数本身*某一RAM芯片，其容量为10248位，除电源端和接地端外，连同片选、/OE和读/写信号该芯片引出脚的最小目为（ D ）。A23 B20 C17 D22*在CACHE存储器中，当程序正在执行时，由（ B ）完成地址映射。A程序员 B硬件 C硬件和软件 D操作系统*在统一编址方式下，存储单元和I/O设备是靠指令中的（ A ）来区分的。A指令和不同的地址 B指令和不同的数据C指令和不同的数据和地址 D上述都不对*计算机中的堆栈，通常是指（ C ）的一部分，但遵循先进后出的原则。A通用寄存器 B虚拟存储器 C内存 D外存*虚拟存储器是使用高速（ f

23、 ）上的一片存储空间，来保存原本存放在（ k ）中的信息，来解决（ k ）的（ b ）不够大，存放不下足够多的数据和程序的问题，这不仅确保更大容量的程序可以在配置比较小容量的的主存储器的系统中运行，还使得保存单位的信息的（ d ）得到降低，因为存放同等数量信息时，使用磁盘比使用（ k ）的成本低得多。但是磁盘的读写速度很慢，而且只能以数据块的方式和主存储器交换数据，CPU不能直接以字为单位读磁盘中的数据。按照以何种方式来管理和分配主存储器空间，可以把对存储器管理区分为（ l ）和（ g ）两种基本的管理方案。其中（ l ）存储管理中段的长度是程序本身的规模决定的，可变，会在主存储器中形成（ i

24、 ），（ g ）存储管理中的页长是按照需要对程序（存储区域）人为划分的结果。a磁带 b存储容量 c读写 d平均价格 e数据 f磁盘g页式 h光盘 i碎块 j存储空间 k主存储器 l段式m状态 n主存储器分段 o动态分区 p请求分页*奇偶校验中的偶校验实现的是在k个（ f ）位之外，增加（ g ）个校验位，使得新得到的k+1位的码字具有某种特性，即新的码字中取值为1的（ l ）总保持为（ n ），例如对应4位数据0101的校验位必定为（ a ），数据1101的校验位的值必定为（ g ），奇校验码中的码距为（ h ）。当一个选用偶校验规则的合法码字中的一个信息位出现错误时，可以发现这一出了错的码字

25、中的取值为（ g ）的位数变成奇数，不再具有规定的特性，正是通过检查奇偶校验码的码字仍保持规定的特性来区分是否某一位信息出了错误。a0 b存储容量 c4 d一个 e地址 f数据 g1 h2i多个 j控制 k3 l位数 m主存储器 n偶数 o奇数*在计算机系统中，高速缓冲存储器是设置在（ h ）和（ f ）之间，用于解决（ f ）读写速度慢，跟不上（ h ）快速取得指令或数据的矛盾，通常选用（ j ）存储器芯片实现。它与主存储器的读写原理不同，执行写入操作时，要把有关（ a ）信息写入选中的高速缓冲存储器的某一单元时，还应该将与这一信息相关的（ c ）信息或其中的一部分写入与之对应的标志字段；在

26、执行读出操作时，不能仅仅只通过对原本用于读存储器的地址信息进行译码去选择高速缓冲存储器的某一单元来取得所需要的数据，还必须通过检查高速缓冲存储器的有关单元的标志位的值，才能确定得到的是否是所要求的数据，这是因为高速缓冲存储器（ b ）单元对应（ f ）多个存储单元。依据被读单元的内容或其一部分判定得到的是否是所需的数据的原理运行的存储器被称为（ s ）存储器。a数据 b一个 c主存地址 d可以 e多个 f 主存储器 g 不可以 h中央处理器 iROM j静态 k动态 lRAM m不可以 n高位 o低位 p控制 q.读/写 r运行 s关联*按照IEEE标准，一个浮点数由一位（ d ），n位（ b

27、 ）和m位（ j ）组成，其中的（ b ）部分选用移码表示，（ j ）选用原码表示。该浮点数的数值范围主要取决于（ b ）的位数，而数据的表示精度主要取决于（ j ）的位数。浮点数的零是（ l ）均为零，非零值的规格化的浮点数尾数数值的（ k ）必为1。a浮点数 b阶码 c一位 d符号 e多位 f中央处理器 g移码h定点小数 i动态 j尾数 k最高位 l每一位 m控制*在教学计算机中，用多片静态存储器芯片构成完整的存储器部件时，实现ROM存储区时，是在相应的器件插座是插上（ B ）芯片；实现RAM存储区时，是在相应的器件插座是插上（ H ）芯片；实现容量扩展时，是把相关存储器芯片的（ A ）线

28、的每一对应的印脚连接在一起，用（ F ）信号区分其中每个存储器芯片的所处的地址范围；把地址总线的（ J ）部分送到地址译码器完成译码以产生内存储器的芯片的片选信号，这个地址译码器仅在执行内存（ M ）期间才允许执行译码功能。地址总线的（ K ）部分直接连接到内存储器每个芯片的（ C ）线引脚，用于选择每个芯片内的不同的存储单元。同一个内存储器读写命令（ D ）接到一个内存储器每个RAM芯片的/WE管脚。A. 数据 B. ROM C. 地址 D. 可以 E.读 F. 片选 G. 读H. RAM I. 不可以 J. 高位 K. 低位 L. 控制 M. 读/写 N. 运行*在教学计算机中，串行接口芯

29、片的数据线与内存储器芯片的数据线通过外部数据总线连接在一起，因此一定不能同时对这两种芯执行（ B ）操作，否则会造成数据线信号冲突。串行接口与内存储器到底轮到谁运行，是由程序中的（ D ）和指令执行（ J ）来决定的。A.读 B.读写 C.写 D.指令 E.数据 F.控制 G.地址 H.次序 I.步骤 J.过程 K.读/写 L.状态*在计算机硬件系统中，3总线的结构比单总线的结构可以提供（ A ）的输入输出性能，其中处理机总线的运行脉冲频率（ C ），例如（ H ），PCI总线的脉冲频率（ F ），例如（ I ），而慢速IO总线的脉冲频率（ E ），例如ISA总线的脉冲频率为（ K ）。A.更

30、高 B.不可比 C.最高 D.相同 E.最低 F.居中 G. 更低H.66MHz或更高 I.33MHz J.1000MHz .K.8.33MHz L.4.77MHz*在做脱机运算器实验时，送到运算器芯片的控制信号是通过（F ）提供的，外部送到运算芯片的数据信号是通过（D ）提供的，并通过（B ）查看运算器的运算结果（运算的值和特征标志位状态）A.计算机的控制器 B.发光二极管指示灯亮灭状态 C.显示器屏幕上的内容 D.手拨数据开关 E.运算器累加器中的内容 F.微型开关*在组合逻辑有控制器中,节拍发生器TIMING的作用在于指明指令的执行(L ),它是一个典型的(B )逻辑电路,从一个节拍状态变致电下一个节拍状态时,同时翻转的触发器数目以尽可能的(H )为好。A. 快 B.时序 C.多 D.组合 E.数据 F.