Protel课程设计报告单榛伟.docx

1、Protel课程设计报告单榛伟 Protel课程设计报告 数字抢答器的设计 学 院: 电气工程学院 专 业： 自动化 班 级： 2008级自动化 姓 名： 单榛伟 学 号： P0*7 指导老师： 刘明华 2010年10月一 设计任务与要求3二 总体框图3三 电路原理图设计4四 PCB印制版图的制作8五 设计心得体会10一设计任务与要求：任务：设计一个4路抢答电路。具体要求如下：1、用JK触发器和门电路设计一个四路抢答电路。2、每个参赛者控制一个按钮，用按动按钮发出抢答信号。3、裁判有一个总按钮开关，用于将抢答器清零复位。4、竞赛开始后，先按动按钮者将对应的一个发光二极管点亮，此后其他三人再按动

2、按钮对电路不起作用。要求：实验报告要写的条理清楚，步骤详细，用图片配合文字，体现制图和仿真的过程。（要求原理图，设计详细步骤，要有PCB印制电路图或仿真结果，给出仿真结果（如波形图、数据等）并说明是否达到了设计意图。）二总体框图： 这里组合逻辑电路用JK触发器，并将JK端接高电平，使之成为T触发器，选手通过控制开关可以将时钟信号加到JK触发器的时钟信号端，JK触发器的输出端连小灯泡，当有信号时，使灯亮，达到抢答效果。主持人控制各JK触发器的异步清零端，可以将小灯泡熄灭。附加右侧门电路，使一旦有灯亮，就封锁所有触发器的时钟信号，使其余的灯泡不再亮，从而实现一个选手率先按下开关后这个选手对应的灯亮

3、，其他人再按按钮，对电路没有影响，即满足“竞赛开始后，先按动按钮者将对应的一个发光二极管点亮，此后其他两人再按动按钮对电路不起作用”的要求。3电路原理图设计：电路原理图的设计是整个电路设计的基础，因此电路原理图要设计好，以免影响后面的设计工作。电路原理图的设计包括创建新项目、放置元件、原理图布线、编辑与调整、ERC检查（电气规则检查）、生成网络表。1 、创建新项目进入Protel界面，执行菜单File命令创建一个新项目（项目中包含所要设计的文件），弹出如下对话框，在对话框的Design Storage Type选项中选择默认值，在Database file name后添加项目的名称“单榛伟”.

4、ddb，其扩展名必须以ddb结尾。通过按Browse按钮指出将文件存储于E盘。最后点击OK键，则建立了一个项目，弹出以下的对话框中选择原理图服务器（Schematic Document）图标，双击该图标建立原图设计文件Sheet1.ddb。双击该图标进入原理图设计主界面。执行菜单Design/OptionsTool/Preferences，设置图纸大小、捕捉栅格、电气栅格等。2 、放置元件在设计管理器中选择Browse Sch页面，如下图所示，在Browse区域中的下拉框中选择Library，然后单击Add/Remove按钮，在弹出的窗口中寻找Protel 子目录，在该目录中选择Library

5、/Sch路径，在元件库列表中选择所需的元件库，比如Miscellaneous Devices lib，TI Databook库等，单击Add按钮，即可把元件库增加到元件库管理器中。根据设计窗口比较器的需要，先从元件库Miscellaneous Devices lib中找到我们要找的元件，然后用鼠标点击Place按钮，即可将该元件移动到设计图纸中。3、 原理图布线利用Protel提供的连线工具条中的连线工具进行连线（只有此线才是具有电气性质），当预拉线的指针移动到元件的引脚或者其他电气特性线时，指针的中心就会出现一个黑点，它提示我们在当前的状态下单击鼠标左键就会形成一个有效的电气连接。这里需要注

6、意的是，连线不能贯穿元件（若连线贯穿元件会造成PCB制作中元件也是短路的，仿真环节无法正确通过），连接线段不能重合（若连接线段重合会造成PCB制作环节中加载网络表后出现短线），元件不能搭接（如果元件搭接点在元件端口之内，程序无法识别也会造成PCB制作环节中加载网络表后出现短线）。4、 编辑和调整利用Protel 所提供的各种强大的功能对原理图进一步调整和修改，以保证原理图的美观和正确。同时对元件的编号、封装进行定义和设定，更改元件属性等。 用鼠标双击任何一个元件都会弹出元件的属性对话框，如下图为电阻R1的属性对话框，其中Lib Ref：元件样本，修改此项将直接替换原有的元件，元件样本名不会显示

7、在元件图上；Footprint：元件的封装方式，元件的封装是指设计PCB时，根据实际元件尺而定义的焊点，另外还附加一些属性和元件外观的符号，需要注意的是每个元件的Footprint必须要添上相应的封装号（这里电阻的封装号：AXIAL0.3，二极管：DIODE0.4，放大器：DIP8）Designator：设置元件的序号；Part Type：设置元件参数值如电阻的大小，电容的电容值等(这里R1：1K，R2：1K，RL：2K)。5 、ERC检查（电气规则检查） 当整个电路设计完成后，可以进行ERC检查。主要是检查电路图中是否有电气性质不一致的情况（如元件的序列号重复，出现两个RL），ERC检查检查

8、依据问题的严重性分别以错误（Error）或者警告(Warning)信息来提醒用户，下图为窗口比较器的ERC检查。选择TOOLS菜单下的ERC项在弹出的对话框中直接点击OK键即可进行ERC检查，如果有错误则要返回原理图中进行修改，修改完成后在进行ERC检查，直至没有错误为止。6、 生成网络表网络表是电路原理图设计和印刷电路板设计之间的桥梁，是PCB中自动布线的灵魂。所以必须生成网络表。选取Design设计菜单下的Create Netlist选项则会弹出一对话框，在对话框中点击OK就可生成网络表文件Sheet1.NET，附件1所示为所做窗口比较器的网络表。网络表文件包含两种内容：一对方括号之间表示

9、一个元件的属性，有序号、封装号和参数；一对圆括号之间是通过一个点的连接线，包括从哪点出发，接到哪里。网络表截图：电路原理截图：4、PCB印制版图的制作1. 有关参数的设置。主要设定自动布局参数、自动布线参数、板面参数等。2. PCB 板尺寸设计。在禁止布线层上，沿设计的 PCB 板边画边框线。3. 布局。布局就是根据原理图上元器件之间的连接关系，并考虑电磁兼容性以及元器件的安装空间和散热等，总是将元器件放置在PCB电路板上适当的位置。是PCB板设计过程中最费时、最繁琐的。不过由于此次设计不生成产品所以设计过程中忽略电磁兼容性以及散热问题。自动布局。PCB系统环境提供自动布局功能完成元器件放置，

10、但在细节处最好使用手工调整。布局时要求相互间连线多的元器件应就近放置；相互间可能造成干扰的元器件应远离；功率器件应考虑散热空间。4. 布线。布线就是在元器件引脚之间放置覆铜连线的过程，这一过程可通过手工完成，也可以自动进行。自动布线，元件布局完成后，便可自动布线，注意事先应在Keep Outlayer层设定禁布线范围，然后执行Auto Route/All或Auto Route/Setup命令，出现自动布线对话框，设置好以后点击Route All按钮就开始自动布线。PCB图截图：五、设计心得体会 通过这次对4路抢答器的设计与制作，让我了解了设计电路的程序，也让我了解了关于抢答器的基本原理与设计理

11、念，要设计一个电路总要先用仿真程序仿真成功后才能实际连线。但是最后的成品却不一定与仿真时完全一样，因为，在实际连线中有着各种各样的条件制约着。而且，在仿真中无法成功的电路接法在实际中因为芯片本身的特性而能成功。 电路的调试是一个十分重要的环节。大部分电路图接好后都不会一次性成功，都会或多或少的存在一些问题，毕竟理论和实际是有差距的。这时就要调试电路，首先应该根据错误初步估计出错的地方和原因，是线路连接错误还是芯片或板子本身是坏的，当然还有别的原因，后有针对性的检查电路，对错误进行改正。这里有必要说明一点，电路本身存在一个安全稳定性问题 , 所以在电路板上接线时，尽量用一根导线将输出和输入接通，

12、因为导线中间每断一次都是电路的一个安全隐患。 另外，让我自己去学习和熟练使用Proetel99SE软件。能简单制作出相应的PCB图。在电路设计过程中遇到了很多没有想到的错误及疑惑，经过检查分析错误及和同学一起交流，逐渐学会并掌握了有关电路设计的思想，懂得了如何在设计过程中调试和修改不合理的设计部分。熟悉了PCB板的制作原理和流程以及参数。还有，通过这次设计我的动手能力提高了很多。以前只注重了理论学习，没有关注实践，也没有这样的机会，所以动手能力一直很差。比如在此之前的两次数电实验，我总是很快设计出了电路，可接下来的连线总是得不到理论得到的结果。有一次别的同学按我的电路图都连线成功了可我还没有成功，这充分体现出了理论和实际的脱节。而这次设计，弥补了我这个弱势，提高了我的动手能力，增加了自信。 最后，特别感谢这次设计的指导老师和帮助过我的同学！