电路板布线设计.docx

1、电路板布线设计 数字设计电路布局要达到良好效果，仔细布线是完成电路板设计重要关键。数字与模拟布线作法有相似处，本文将?述这两种布线方式比较，另外讨论旁路电容、电源供应及接地布线、电压误差，以及因电路板布线引起电磁干扰。 从事数字设计与数字布线专家人数之增加反映出一趋势工业处于领先地位。虽然数字设计是电子终端产品进步指针，但数字电路仍需要接口至模拟电路或真实世界。这两种电路间布线方式虽有类似部分，但要达到良好结果时，即使在一个简单电路布线设计中存在小差异，都将导致无法达到最佳效果。本文中将探讨模拟与数字布线间基本异同，有关旁路电容、电源供应以及接地布线、电压误差，以及因电路板布线造成电磁干扰（E

2、MI）。 模拟与数字布线工作之相似处 旁路或反交连电容 就布线而言，模拟组件与数字组件皆需要此类电容。通常这两种电路都需要一个0.1uF电容，而且该电容需置于靠近电源接脚端；第二类为常用于系统中之电源供应器电容，其值通常大约是10uF。 电容位置如(图一)所示。电容值各有不同，可能高十倍亦或低十倍，但都必需尽量缩短线长且靠近组件（0.1uF 电容）或电源供应器（10uF 电容）。(图一)模拟与数字电路板设计中，旁路或反交连电容（0.1uF）应尽可能靠近组件电源供应反交连电容（10uF）应置于电源走线进入电路板位置。任何情况下，这些电容走线要越短越好。 旁路或反交连电容以及在电路板上之配置，对此

3、两种电路设计而言皆为常识，但基于不同理由，在模拟电路设计中，通常用于电源供应上之旁路电容，将使高频信号转向；否则高频信号将透过电源接脚，而进入敏感模拟芯片。一般而言，这些高频讯号之频率会发生于模拟组件有能力抑制之频率以上。在模拟电路中不使用旁路电容可能会发生后果为导致过度噪声进到讯号路径中，甚至引起振荡。 对数字组件，如控制器与处理器而言，反交连电容为必要，但理由不同。这些电容功能之一是当作微型电荷储存库。通常在数字电路中，闸极状态切换时会消耗大量电流。因为在芯片上发生切换动作时，瞬时电流会通过芯片及整个电路板，故使用额外充电来补充供应其所需是有帮助。没有本地足够充电以供执行转换动作所需之电流

4、后果可能导致电源供应电压明显变动。当电压变动过大时，会导致数字信号位准进入不确定状态；甚至导致数字组件内状态机器运作不正确。切换电流通过电路板走线时，将导致电压变动。电路板走线含有寄生电感，且电压变化值可使用下列公式来计算： VLI / t 在此V电压变化值 L电路板走线电感I通过走线电流变化t电流变化经过时间 因此，基于多种理由，接上旁路（或反交连）电容到电源供应与主动组件电源接脚上为好作法。 电源与接地走线相互搭配 当电源位置与接地线位置完全匹配时，电磁干扰机会就会减少。如果电源与接地未完全匹配，系统回路会被设计到布线内，而且将可能会发生吵杂现象。电源与接地线不匹配电路板设计，如(图二)所

5、示。(图二)电路板上组件之电源与接地线使用不同走线布置不匹配状况将使电路板电路可能产生电磁干扰 设计电路板内回路面积为697cm2。使用(图三)所示方法后，因幅射噪声而形成回路中感应电压机会大为降低。(图三)在单层板中，电源线与接地线在通往电路板上组件途中为彼此相近 其匹配性较图二为佳，因此发生电磁干扰机率减少为 679/12.8 或 54。 单元上差异 接地面可能造成问题 tI/适用模拟电路以及数字电路板布线基本考虑，基本法则为使用连续接地面。此惯例降低了数字电路中 影响（电流随时间造成变化），因而降低接地噪声及其它噪声进入模拟电路中可能性。数字与模拟电路布线技术在本质上相同，但有一例外是让

6、数字讯号线及接地面返回路径，尽可能远离模拟电路。进行方式可藉由将模拟接地面单独连接到系统接地，或是将模拟电路放置在电路板最远处，例如线末端，该作法是使外部干扰源减到最小。对数字电路而言刚好相反，数字电路可容许接地面上较大量噪声而不至于发生问题零件位置 如上述，在每一电路板设计中，电路吵杂与安静部份应分开。一般而言，数字电路是有很多噪声且对这类噪声敏感度较低（因耐噪声度较大）。相较之下，模拟电路耐噪声度就小得多。比较这两种不同电路，模拟电路对切换噪声最为敏感。在混合讯号系统布线中，应将两种电路彼此分开，如(图四)。 (图四)(a)将电路数字与模拟部份彼此分开，以降低数字切换动作影响到模拟电路；(

7、b)高频应与低频分开，让高频组件较接近电路板连接器 随布线进入电路板寄生零件 t）可在另一条走在线产生感应电流。假若第二条走线是高阻抗，因电场而产生电流将转换成电压。I/两种基本寄生零件可随布线进入电路板内而产生问题电容与电感。只要两条走线相互靠近，在电路板内即产生一个电容；如(图五)所示，将两走线在上下两层重迭或相邻放在同一层上。在这两种走线结构中，在一条走在线因时间产生电压变化（ (图五)线与线太靠近，容易在电路板中产生寄生电容在其中一条走在线快速电压变化，便会在另一条走在线感应出电流 在混合讯号系统中，常发现数字电路发生快速电压变化情形。如果让快速电压变化走线靠近高阻抗模拟走线，便会破坏

8、模拟电路系统准确性。所以，在混合讯号系统这个环境内，必须留意是：耐噪声度较数字电路为低，另一为不要有高阻抗走线。 使用下面两种技术任何一种，即可轻易地使这种现象降到最低。最常使用技术是，依电容方程式建议来变更走线间相关尺寸。最有效方法：引起问题走线间间距。要注意变量d是在电容方程式分母中，当d增加时，电容量会减少。另一个可以改变变量则是两条走线长度，如果长度（L）减少，则两条走线间电容量也会减少。 另一种技术是在两条走线间配置一个接地线。接地线不只是低阻抗，像这样一条额外走线也会瓦解易导致干扰电场，如(图五)所示。 在电路板中产生电感结构与电容类似，如(图六)所示，将两条走线在上下层重迭或相邻

9、放在同一层。在这两种走线结构中，一条走在线随时间改变电流（I/t）会因为走线本身电感而在在线产生电压，并因互感而在另一走在线感应一定比例电流。如果主要走在线电压变化量够大话，会引起干扰并导致数字电路耐噪声度降低，甚至造成误动作。该现象不是数字电路专有，但因为在数字环境内，较常发生瞬间切换大电流。(图六)若不注意走线配置，在电路板中走线会形成线电感与互感此种寄生组件对含数字切换电路运作会造成伤害 要消除电磁干扰源潜在噪声，最好方式是将安静模拟走线与吵杂输入/输出埠隔开。想办法降低电源与接地网络阻抗，让数字电路走线铜箔中电感与模拟电路中电容耦合量降到最小。结论 当设计中同时存在模拟与数字电路时，仔

10、细布线是完成电路板设计成功关键。布线方式通常作为遵守原则，否则在实验室环境中，很难去测试产品成功与否。因此，一般而言，虽然数字与模拟单元布线方式有相似处，但仍应认识其差异处并加以遵守。（本文原载于零组件杂志第148期；作者任职于Microchip Technology） 参考数据 1 Henry W. Ott, Noise Reduction Techniques in Electronic Systems, 2nd ed., Wiley, 1998.2 Ralph Morrison, Noise and Other Interfering Signals, Wiley and Sons, 1

11、992. 电路板布线会产生主要寄生组件为电阻、电流及电感。本文量化了高复杂度电路板寄生组件、电路板电容，并列举电路板性能例子加以说明。 电路板布线所产生主要寄生组件分别是电阻、电容以及电感。举例而言，电路板电阻形成是从零件到零件走线结果。电路板中不必要电容可能会随走线、焊点以及平行走线而产生。电感产生则由于周边形成回路电感、互感应以及贯孔。从电路图转成实际电路板时，所有寄生组件都有机会干扰电路性能。本文量化了最棘手电路板寄生组件、电路板电容，并列举可清楚看到电路板上性能例子来说明。 非必要电容带来困扰 在本系列文章中曾讨论过如何不慎在电路板内形成电容。在此重复该概念：两条相邻平行走线会形成布线

12、电容。电容值可用(图一)中所示公式计算 。 注:两条走线相邻布置，即可在一块电路板上形成电容。因为此种电容，在一条走在线快速电压变化可在另一条走在线引起电流信号。图一两条走线相邻布置可在一块电路板上形成电容 当高阻抗模拟走线贴近数字走线时，这种电容可能会在敏感混合讯号电路中造成问题。例如 (图二)中电路就可能会面临这类问题。注:以三个8位数字电位计和三个运算放大器组成之输出电压达 6万5536阶之16位数字模拟转换器。如果 VDD 在这个系统内是 5V，这个数字模拟转换器分辨率或 LSB大小就是 76.3V。图二线与线太靠近，容易在电路板中产生寄生电容 (图二)电路动作，使用三个位数字电位计和

13、三个CMOS运算放大器来组成一个16位数字模拟转换器。图二左侧，有两个数位电位计（U3a and U3b）接到 VDD与地间，该中心抽头输出端连接至两个运算放大器（U4a 与 U4b）非反向输入端。使用微控制器U1 之SPI接口来规划数字电位计U2与U3。在这个架构中，每个数字电位计被规划为一个8位之多阶数字模拟转换器。如果VDD等于5V，这些数字模拟转换器 LSB 大小等于19.61mV。 这两个数字电位计之中心抽头端被连接至两个当缓冲器运算放大器之非反向输入端。在这个电路结构中，运算放大器之输入端是高阻抗，将数字电位计与电路其它部份隔离。这两个运算放大器输出之变化振幅被规划在不会超出第二级

14、运算放大器允许范围内。 要让这个电路形成16位数字模拟转换器（U2a），第三个数字电位计会在这两个运算放大器U4a与U4b之输出范围内变动。规划U3a和U3b用来设定数字电位计之输出电压。再者，如果VDD是5V，则有可能将U3a与U3b个别规划为每一步19.61mV变化量。以此电压跨在第三个8位数字电位计R3 上，使本电路最低有效位所对应电压值为 76.3uV。使本电路达最佳性能关键组件规格见(表一)。 表一使电路达到最佳性能关键组件规格表 组件 规格 目 数位电位计 位数 8 位 确定电路最低有效位大小及分辨率。 额定阻值(电阻性组件) 10k(typ) 阻抗越低，则整体电路产生噪声越低。阻

15、抗较低电路其电流消耗较高，需做个取舍。 DNL 1最低有效位(最大值) 良好DNL特性是必要，以确保16 位操作下不会发生漏码。 电压噪声密度(阻值设在中间) 9 nV /Hz1kHz 如果这些组件产生之噪声过高，则无法达到16位无噪声之性能。选取较低电阻之组件，可降低数字电位计噪声。 运算放大器 输入偏压电流，IB 1pA 25 C 较高 IB 会导致数字电位计之直流误差，故本电路必须使用 CMOS 放大器。 输入偏移电压 500V (最大值) A1 与 A2放大器间偏移误差之差异可能损及整个系统DNL特性。 电压噪声密度 8.7 nV / Hz 10kHz(typ) 如果这些组件产生之噪声

16、过高，则无法达到16位之精确度。选择低噪声放大器，可降低放大器杂讯。注:从每个组件规格表众多参数中，找出许多主要规格参数，可以让这个电路更成功用于提供直流电参考电压或任意波形之应用。本电路可被用于两种基本操作模式；第一种模式用于可规划调整之直流参考电压，在这个模式中，只是偶尔使用电路之数字部份而在正常操作中却没有；第二种模式用于任意波型产生器，在这个模式中，电路之数字部份是操作核心，且可能发生电容耦合情形。图二中电路第一种完成布线如(图三)所示。注:此为对图二中电路第一种布线。在图二中可迅速看到，重要高阻抗模拟走线与数字走线极为接近。本结构在模拟走在线，因特定数位走线之数据输入码改变，产生无预

17、期且随数字电位计规划需求而变化噪声。 图三图二中另一方式布线图 观察布线中有颜色走线，潜在问题很明显。箭头所指模拟走线（蓝色）从U3a之中心抽头至U4a之高阻抗放大器输入端。另一箭头所指数字走线（绿色）是用来传送数字数据以规划设定数字电位计。在实验桌上，发现绿色走在线数字讯号耦合到敏感蓝色走线内，如(图四)所示。 注:示波器照片中，最上面是JP1波形（规划数字电位计数字数据），中间是JP5波形（在相邻模拟走在线噪声），最下面黄色是TP10波形（16位数字模拟转换器输出端噪声） 图四示波器照片图在系统中，规划数字电位计之数字讯号已从走线感应到到另一条具有直流电压之模拟走线，而这个噪声又一路透过电

18、路模拟部份传递到第三数字电位计（U5a）。第三数字电位计在两个运算放大器之输出状态间变动。解决该问题之方式为将走线分开。(图五)显示一个改善布线解决方案。注:这个距离实质上已消除了在之前布线中造成干扰数字噪声。 图五使用这个新布线，模拟走线和数字走线已被分开注:这个新布线中16位数字模拟转换器正显示一个单一码转换，从通信到数字电位计没有任何数字噪声。 图六布线变更结果显示图 布线变更结果如(图六)所示。将模拟与数字走线仔细分开，本电路变成一个很干净16位数字模拟转换器。第三数字电位计76.29V一个单一码转换显示在绿色波形。示波器刻度是80mV/div且被显示代码变更幅度约为80mV。受限于实

19、究室配备，所以将 16位数字模拟转换器输出乘以1000倍。 结论 当一系统混合数字与模拟组件时，仔细布线是电路板成功与否关键。尤其，靠近高阻抗模拟走线经常变化之数字走线将造成严重耦合噪声，只有让这两种走线保持距离方可避免这种现象。转换器在新设计型态改进下，大多模拟数字转换器多变成数字式。即使如此改变，电路布线设计并无改变，本文将介绍使用连续逼近缓存器型与Sigma-Delta型模拟数字转换器之布线方式。 最初模拟数字转换器在芯片中大部份仍为模拟电路组成。由于新设计型态改进，慢速模拟数字转换器大多变成数字式。即使在芯片中从模拟变成数字，电路板布线工作并没有改变。目前仍是如此，布线设计者在处理混合

20、讯号电路时，想使布线成效良好，仍需基本布线常识。本文将探讨使用连续逼近缓存器型（SAR）与Sigma-Delta型模拟数字转换器之电路板布线方式。 连续逼近缓存器型转换器布线 SAR 模拟数字转换器之分辨率有 8 位、10 位、12 位、16 位，有时也有 18 位。起初，这些转换器之制造程序和结构，分别是双载子及 R-2R阶梯电阻网络。但最近这些组件已变成为使用电容充电分配技术 CMOS 制造程序，这些转换器系统布线方式，不会随这个转变而改变。除高分辨率组件外，布线基本方式仍然不变。这些组件需要多加注意，以避免转换器串行或并列输出接口数字回授。 就电路系统与芯片上不同方块结构来评估，SAR

21、转换器显然是属于模拟装置。(图一)所示为 12 位CMOS SAR 转换器方块图。图注:本转换器使用充电分配至电容数组图一12 位CMOS SAR 模拟数字转换器方块图在本方块图中，取样/保持、比较器、大部份数字模拟转换器及12位SAR都是模拟；其余电路部份是数字。结果，本转换器内之模拟电路耗用大部份电源与电流，除数字模拟转换器与接口中发生小量切换电流外，数字电路消耗电流极少。 这类转换器具有数支接地与电源接脚。这些接脚名称经常被误解为可依其脚位名称来区别数字或模拟。但这些脚位名称并明确无表示，与系统和电路板连接之意义，它们是区别数字与模拟电流如何流出芯片。知道这项信息并了解芯片主要组成部份是

22、模拟，让电源与接地线放在同一平面上，例如模拟面就变得有意义。 例如，10 位与 12 位转换器典型样本脚位排列如(图二)所示。 图注: 不管分辨率高低，通常至少有两个接地连结：AGND 与 DGND；此处图解转换器为Microchip MCP4008 与 MCP3001图二SAR 转换器 这些组件通常有两支接地脚从芯片拉出：AGND 与 DGND。电源只用一只脚位。进行这种芯片之电路板布线时，AGND 与 DGND 应连至模拟接地面；模拟与数字电源接脚也应连接至模拟电源层，或至少连接至模拟电源走线，加入适当旁路电容且尽可能靠近接地与电源接脚端。这些组件如同 MCP3201只有一支接地脚及一支电

23、源接脚唯一原因，是因为包装脚数之限制。但是，若将数字与模拟接脚分开会使转换器得到良好精确度与重现性。 所有转换器电源布线方式是：连接所有接地、正与负电源接脚至模拟面。此外，连接与输入信号相关COM或IN接脚时应尽可能靠近信号接地。 高分辨率 SAR 转换器 （16 与 18 位转换器），需要考虑从安静之模拟转换器与电源层分离出数字噪声。当连接这些组件至微控制器时，应使用外部数字缓冲器以达到干净操作环境；虽然这些类型SAR转换器通常在数字输出端具有内部双缓冲器，外部缓冲器使用进一步将转换器内模拟电路与数字总线噪声隔离。对这种系统适当电源处理方式如(图三)所示。 图注: 使用高分辨率 SAR 模拟

24、数字转换器，转换器电源与接地应连接至模拟面。模拟数字转换器数字输出应有缓冲器，使用外部三态输出缓冲器。这些缓冲器隔开模拟面与数字面，并提供高驱动能力。图三使用高分辨率 SAR 模拟数字转换器，转换器电源与接地应连接至模拟面 精确Sigma-Delta布线方式 精确Sigma-Delta 型模拟数字转换器在芯片内绝大多数是数字。早期在制造出这种转换器时，使用者藉由电路板铜箔面将数字噪声与模拟噪声分开。SAR 模拟数字转换器则可能有多支模拟接地脚、数字接地脚与电源接脚。再一次，数字或模拟设计工程师一般倾向是将这些接脚分别接到各个接地或电源面上。很不幸，这个倾向会产生误导，特别是在解 16 至 24

25、 位精确组件噪声问题时。一具有10Hz数据转换率高分辨率Sigma-Delta转换器，其频率（内部或外部）可以高达 10MHz 或 20MHz。这个高频频率用以维持调变器与超取样引擎电路之运转。如同SAR 转换器情形，这个组件AGND 与 DGND 接脚是接到同一接地面上。此外，模拟与数字之电源接脚应连接在一起，而且在电路板之同一层上更好。模拟与数字对电源面要求条件与高分辨率 SAR 转换器相同。 接地面是一定需要，也就是说至少需使用双层板。在这块双层板上，接地面应覆盖至少 75 范围。这个接地面目是，降低接地电阻及电感，并隔离电磁干扰与无线电波干扰。如果无法避免信号走线通过电路板接地面上，信号走线尽可能地短并与接地电流返回路径垂直。结论 无须分开低分辨率模拟数字转换器例如6位、8位，或甚至可能是10位转换器模拟与数字接脚。但随着选用转换器分辨率/精确度增加，布线条件也变得更严格。高分辨率SAR与 Sigma-Delta模拟数字转换器， 这两种组件必须直接连接到较低噪声模拟接地与电源层。