组成原理答案已修改.docx

1、组成原理答案已修改一、单项选择题1. 计算机系统中的存储器系统是指_A_。A. 主存储器和外存储器 B. ROM存储器C. 主存储器 D. RAM 存储器2. 完整的计算机系统应包括_D_。A. 运算器、存储器、控制器 B. 外部设备和主机C. 主机和实用程序 D. 配套的硬件设备和软件系统3. 在机器数中，_C_的零的表示是唯一的。A. 原码 B. 反码 C. 补码 D. 原码和反码4. 下列数中最大的是_B_。A. (10010101)2 B. (227)8C. (96)16 D. (143)55. 计算机采用分级存储体系的主要目的是_D_。A. 便于读写数据 B. 减小机箱的体积C. 便

2、于系统升级 D. 解决存储器容量、价格和速度间的矛盾6. 和外存相比，内存的特点是_C_。A. 容量大、速度快、成本低 B. 容量大、速度慢、成本高C. 容量小、速度快、成本高 D. 容量小、速度快、成本低7. 指令系统中采用不同寻址方式的目的是_ B_。A. 实现存储程序和程序控制 B. 缩短指令长度，扩大寻址空间，提高编程灵活性C. 可以直接访问外存 D. 提供扩展操作码的可能并降低指令译码难度8. 中央处理器是指_D_。A. 运算器和控制器 B. 控制器C. 运算器 D. 运算器、控制器和存储器9. 操作控制器的功能是_D _。A. 产生时序信号 B. 从主存取出一条指令C. 完成指令操

3、作译码 D. 从主存取出指令，完成指令操作译码，产生有关的控制信号10.系统总线中地址线的功能是_B_。A. 用于选择主存单元 B. 用于指定主存单元和I/O设备接口电路的地址C. 用于选择进行信息传输的设备 D. 用于传送物理地址和逻辑地址11.在微型计算机系统中，外围设备通过_A_与计算机主板的系统总线相连。A. 适配器 B. 缓冲器 C. 计数器 D. 寄存器12.中断发生时，由硬件保护片更新程序计数器PC，而不是由软件完成，主要是为了_C_。A. 提高CPU的执行速度 B. 节省内存C. 能进入中断处理程序并能正确返回原程序 D. 使中断处理程序易于编制，不易出错13. 冯诺依曼计算机

4、工作方式的基本特点是_B_。A. 多指令流单数据流 B. 按地址访问并顺序执行指令C. 堆栈操作 D. 存储器按内部选择地址14. 计算机内的信息以二进制方式表示的理由是_C_。A. 节约电子元件 B. 运算速度快C. 物理器件性能所致 D. 信息可以高速处理15. 计算机系统采用补码运算的目的是_D_。A. 简化计算机的设计 B. 提高运算速度 C. 与手工运算保持一致 D. 提高运算的精度16. 定点16位计算机，采用2的补码形式表示16位带符号二进制整数，可以表示的数的范围是_D_。A. -32767 +32767 B. -32768 +32768C. -32767 +32768 D.

5、-32768 +32767？17. 存储单元是指_C_。A. 存放一个二进制信息位的存储元 B. 存放一个机器字的所有存储元集合C. 存放一个字节的所有存储元集合 D. 存放两个字节的所有存储元集合18. 变址寻址方式中，操作数的有效地址为_C_。A. 基址寄存器内容加上形式地址（位移量）B. 堆栈指示器内容加上形式地址（位移量）C. 变址寄存器内容加上形式地址（位移量）D. 程序计数器内容加上形式地址（位移量）？19. 下面关于RISC技术的描述中，正确的是_D_。A. RISC的主要目标是减少指令数量B. 为了实现兼容，新设计的RISC系统是从原来CISC系统中选取一部分指令组成的C. 采

6、用RISC技术后，计算机的体系结构又恢复到早期比较简单的情况 D. RISC设有独立的乘、除法指令和浮点运算指令20. 同步控制是_D_。A. 只适用于CPU控制的方式 B. 只适用于外设控制的方式C. 所有指令执行都相同的方式 D. 由统一时序信号控制的方式 21. CPU中跟踪指令后继地址的寄存器是_B_。A. 地址寄存器 B. 程序计数器C. 指令寄存器 D. 状态条件寄存器22.数据总线的宽度由总线的_A_定义。A. 物理特性 B. 电气特性C. 功能特性 D. 时间特性23.计算机外围设备是指_D_。A. 输入/输出设备 B. 外存设备C. 远程通信设备 D. 除了主机以外的所有设备

7、？24.如果认为CPU等待设备的状态信号是处于非工作状态（即踏步等待），那么下面几种主机与外设数据传送方式中，主机与外设是串行工作的是_A_。A. 程序查询方式 B. 中断方式C. 通道方式 D. DMA方式25 主存储器是计算机系统中的记忆设备，它主要用来_D_。A. 存放数据 B. 存放程序 C. 存放微程序 D. 存放数据和程序26 用来管理计算机系统资源并调度用户作业程序的软件叫做_ A_。A操作系统 B调度机程序 C系统程序 D支撑软件27. 寄存器间接寻址方式的操作数保存在_A_中。A主存单元 B通用寄存器C程序计数器 D堆栈28 运算器虽然由很多部件组成，但是其核心部件是_B_.

8、A. 数据总线 B. 算术逻辑单元 C. 多路开关 D. 累加寄存器29 计算机硬件可以直接执行的语言是_B_。A. 符号语言 B. 机器语言 C. 机器语言和汇编语言 D. 汇编语言30 针对8位二进制定点整数，下列说法中_A_是正确的。A-127的补码为10000000 B-128的补码等于10000000C+1的移码等于-127的反码 D0的补码等于1的反码31 . 微程序控制器中，机器指令与微指令的关系是_A_。A. 每一条机器指令由一段微指令组成的微程序解释执行 B. 每一条机器指令由一条微指令来执行 C. 一段机器指令组成的程序可以由一条微指令来执行 D. 一条微指令由若干条机器指

9、令组成32 计算机使用总线结构的主要优点是_C_。A. 减少了信息传送量 B. 提高了信息传送速度C. 减少了信息传输线的数量 D. 缩短了存储器的访问周期33.程序控制类指令的功能是_D_。A. 进行算术运算和逻辑运算 B. 进行主存和CPU之间的数据传送C. 进行CPU和I/O设备之间的数据传送 D. 改变程序执行的顺序34主存储器是计算机系统中的记忆设备，它主要用来_D_。A. 存放数据 B. 存放程序 C. 存放微程序 D. 存放数据和程序35 . 寄存器间接寻址方式的操作数保存在_A_中。A主存单元 B通用寄存器C程序计数器 D堆栈36 CPU主要包括_D_。A. 控制器 B. 运算

10、器 C. A和B D. C和高速存储器37 下述I/O控制方式中，_B_主要由程序实现。 A. PPU方式 B. 中断方式 C. DMA方式 D. 通道方式 38 从器件角度看，计算机经历了四代变化，但是从计算机系统结构上看，至今绝大多数计算机还是_B_结构的计算机。 A. 并行 B. 冯诺依曼 C. 智能 D. 实时处理 39 下列数中最小的是_A_。 A.(101001)2 B.(52)8 C.(2B)16 D. (44)10 40 .定点16位字长的计算机，采用2进制补码形式表示时，一个字所能表示的整数范围是_A_。A. (-215)(215-1) B. -(215-1)-(215-1)

11、 C. (-215+1)-(215) D. (-215)-(215) 41.指令周期是指_D_。A. CPU从主存取出一条指令的时间 B. 时钟周期时间 C. CPU执行一条指令的时间 D. A和C 42.在CPU中，跟踪指令后继地址的寄存器是_B_。A. 主存地址寄存器 B. 程序计数器 C. 指令寄存器 D. 状态条件寄存器 43.为了便于实现多级中断，保存中断现场最有效的方法是采用_B_。 A. 通用寄存器 B. 堆栈 C. 存储器 D. 外存 44.单地址指令为了完成两个数的算术运算，除了地址码字段指明一个操作数外，另一个操作数通常采用_A_寻址方式。A. 隐含 B. 堆栈 C. 立即

12、 D. 间接 45.在下列有关补码运算的描述中，正确的是_B_。A. 补码加减法运算时符号位不能参与运算 B. 补码加法运算中只有同符号数相加才可能产生溢出C. 补码减法运算中只有同符号数相减才可能产生溢出 D. 补码加减法运算无法通过符号位来判断是否溢出46.在下面有关浮点运算器的描述中，正确的是_C_。A. 尾数部件在某种情况下可能处理阶码B. 阶码部件可以实现加、减、乘、除四种运算C. 阶码部件只进行阶码的相加、相减和比较操作D. 尾数部件只进行乘、除运算二、简答题1. DRAM为什么要刷新？刷新方式有几种方式？答：（1）DRAM刷新的目的是为了补充存储元的漏电；（2）刷新方式有三种：集

13、中式刷新；分散式刷新；异步式刷新。2. RISC指令系统的最大特点是什么？答：（1）指令数量少，简单；（2）指令长度固定，指令格式种类少，寻址方式种类少（3）只有存数、取数指令访问内存3. CPU中包含哪几种主要寄存器？答：（1）指令寄存器IR；（2）程序计数器PC；（3）地址寄存器AR；（4）缓冲寄存器DR；（5）累加寄存器AC；（6）状态条件寄存器PSW4. 简述总线结构对计算机性能的影响。答（1）影响最大存储容量；（2）影响指令系统；（3）影响吞吐量。5. 简述计算机存储器分级结构的含义和组成。答：为了解决存储器容量、速度、价格差异而提出存储器分级结构，一般为三级存储体系，即Cache主

14、存外存。Cache解决CPU与主存的速度问题，主存与一部分外存构成虚拟存储器，解决了主存容量问题。6. 指令的寻址方式有几种？答：（1）顺序寻址方式：指令地址在PC寄存器中，程序执行时PC依次增量；（2）跳跃寻址方式：程序转移执行顺序时，后续指令地址不是由PC指出，而是由指令指出。7. 什么是指令周期？答：从取指令到指令执行完毕的整个过程，分为取指周期和执行周期，由若干个CPU周期组成。8. 什么是总线？总线可以分成几类？答：（1）总线是构成计算机系统的互连机构，是多个系统功能部件之间进行数据传送的公共数据通道。（2）分为内部总线、系统总线、I/O总线三类。10说明总线结构对计算机系统性能的影

15、响。答：（1）影响最大存储容量；（2）影响指令系统；（3）影响影响总线的吞吐量。11CPU中有哪些寄存器，其主要功能是什么？答：（1）指令寄存器IR：保存正在执行的指令；（2）程序计数器PC：跟踪下一条指令的地址；（3）地址寄存器AR：保存CPU访存的地址；（4）缓冲寄存器DR：暂存CPU和外界交换的数据；（5）通用寄存器：暂存用户数据；（6）状态条件寄存器：记录指令执行的状态。12一个完整的指令系统应该包括哪几类指令？答：数据传送指令、算术运算指令、逻辑运算指令、程序控制指令、输入输出指令、堆栈操作指令、字符串处理指令、特权指令。13计算机管理外围设备有几种方式？答：（1）程序查询方式；（2

16、）程序中断方式；（3）DMA方式；（4）通道方式；（5）外围处理机方式。13计算机管理外围设备有几种方式？答：（1）程序查询方式；（2）程序中断方式；（3）DMA方式；（4）通道方式；（5）外围处理机方式。14 简述Cache的基本工作原理。答：（1）CPU发出访存请求，发出访存地址（2）查CAM，判断该地址的内容是否在Cache中（3）如果在Cache中，则对Cache进行访存操作，并结束，否则执行下一步（4）CPU访问主存（5）将主存地址相邻页面更新到Cache。15 简述虚拟存储器的概念。答：将主存和一部分外存合在一起统一编址就形成了虚拟存储器，有操作系统专门的虚拟存储器控制程序控制。可

17、以扩充主存的容量。21 数字电子计算机和外设进行数据交换有几种方式？答：程序查询方式；中断方式；DMA方式；通道方式；外围处理机方式。三、分析题1.下图所示为某SRAM的写入时序图，时序设计并不合理，请分析此时序的不合理之处，并提出改进建议。答：1. 不合理之处：地址信号在写过程中有变化；数据信号在写过程中有变化。（4分）2. 改进建议：可以有多种方案，但是核心是保证地址信号始终稳定有效。（3分）2.下图所示为4位二进制对2求补电路的逻辑图，请分析它的工作原理。答：说明：本题的分析方式可以有多种，可以通过逻辑表达式分析的方式，也可以从工作过程分析的方式来分析。但应该包括以下几个要点，切中要点即

18、可得分。1. 数学模型：求补过程是寻找最低位的1，然后将这个1后面的高位二进制变反。2. 如何寻找最低位的1：由图中的或门实现。3. 如何对二进制变反：和1进行异或操作。4. E为求补模式，1为求补，0为不求补，并由图中与门来控制模式。3.分析题下图所示为某SRAM芯片的读操作时序，请分析它的工作原理。答：(1)地址有效；(2)片选有效；(3)数据输出(4)片选禁止，数据输出维持；(5)地址信号停止4.下图所示为1位BCD码加法器的逻辑图，请分析它的工作原理。答：说明：本题的分析方式可以有多种，但应该包括以下几个要点，切中要点即可得分。1. 数学模型：两个1位BCD码数据相加时可能会超出BCD

19、码表示范围，所以在必要的时候需要进行加6调整（3分）2. 如何判断是否需要调整：当和大于9时（包括大于15的情况）需要进行加6调整，判断逻辑表达式为（4分）3. 如何进行调整：当需要调整时Ci+1为1，则电路最上方的加法逻辑会加上0110，即执行了加6调整。（3分）556下图所示为静态RAM写周期时序图，请分析它的工作原理。（13分）答：1下图所示为一位BCD码加法器的逻辑框图，请分析它的工作原理。 在采用十进制运算时，和大于9便产生进位，但BCD码运算只有当和大于15时才产生进位，所以当和数大于9时需要对和数加6调整。加6调整的逻辑为： 当需要进行加6调整时，一定有最终向前进位，所以Ci+1

20、既被当作加6调整逻辑，又被当作最终向前进位信号。五、存储器设计1.CPU的地址总线为16位，数据总线为8位。请用16K*8的SRAM芯片设计一个64K*8的存储系统。（1） 设计这样的存储系统需要多少片16K*8的存储芯片？并说明每一个存储芯片工作的地址区间（2）画出存储系统与CPU的连接逻辑图答：1. 需要4片，每一片工作的地址区间为：1#:016K-1；2#:16K32K-1；3#:32K48K-1；4#:48K64K-1。 2. 连接逻辑图 地址译码逻辑可以有多种设计方式，使用2:4译码器、3:8译码器、直接逻辑设计均可得分，下图为2:4译码器的地址译码逻辑，另外两个与其相似。2.存储器

21、设计CPU的地址总线为16位，数据总线为16位。请用32K*8的SRAM芯片设计一个64K*16的存储系统。（1） 设计这样的存储系统需要多少片16K*8的存储芯片？并说明每一个存储芯片工作的地址区间（2） 画出存储系统与CPU的连接逻辑图答：1. 需要4片，每两片为1组，每一组工作的地址区间为：1组:032-1；2组:32K64K-1。 2. 连接逻辑图 存储器设计3.请使用1K8的SRAM芯片组成4K8的存储系统，画出存储器系统和CPU的连接逻辑图，并指明每一个芯片的工作地址区间。其中CPU的访存请求信号为MREQ，低电平有效。答：1： 0 1K-1 ；2：1K 2K-1；3：2K 3K-

22、1 ；4：3K 4K-14.请用2K*4的静态RAM芯片设计出4K*8的存储系统，画出存储系统与CPU连接的逻辑图，并说明每一个芯片工作的地址空间。答：工作地址空间：1#,2#：02K-13#,4#：2K4K-15.请使用1K8的SRAM芯片组成4K8的存储系统，画出存储器系统和CPU的连接逻辑图，并指明每一个芯片的工作地址区间。其中CPU的访存请求信号为MREQ，低电平有效。答：两个芯片的工作地址空间相同，为04K-1（0000H0FFFH）6.请用2K*4的静态RAM芯片设计出4K*8的存储系统，画出存储系统与CPU连接的逻辑图，并说明每一个芯片工作的地址空间。答：各芯片工作的地址区间：1

23、#: 0000H 1FFFH 共8K ROM2#: 2000H 3FFFH 共8K RAM3#: 4000H 5FFFH 共8K RAM4#: F800H - 0FFFFH 共2K RAM六、综合设计（13分113分）1.现有下图所示的8位单总线模型机数据通路，假设所有的立即数都由最下方的8位数据开关输入，ALU执行算术加法的控制信号为S3=1，S2=0，S1=0，S0=1，M=0， =1，存储芯片中已存满数据，8位数据开关可以瞬间送出8位数据。请回答以下问题：（1） 在此数据通路的基础上设计一种微程序控制使用的微指令格式。（2） 设计指令ADD 01H，02H执行的动作序列（不考虑取指令动作

24、），用方框流程图的形式描述。该指令执行加法运算，从存储器01H单元内取出的一个字节加上从02H单元内取出的一个字节，结果保存回01H单元。答：1.（1）将数据通路中的各个控制信号总结成一个水平微指令，位序可以不同，但是应该至少包含13个微命令，完整可得3分；（2）设计了顺序控制字段可得2分。2.说明：本题的设计方式有多种，但是应该包含三个部分：从存储器取数打入DR2，从存储器取数打入DR1，执行加法运算并保存结果。方框流程图的设计完成ADD指令要求即可得满分，基本结构正确得6分。如果没有使用方框流程图的形式而是采用动作序列的形式描述，最高得7分。（1）从02H取数送至DR2L， H，H；8位数

25、据开关置数为02H，LDARH，发T3，地址打入AR；H，L，WEL，读出数据；LDDR1L，LDDR2H，发T4，数据打入DR2。（2）从01H取数送至DR1L， H，H；8位数据开关置数为01H，LDARH，发T3，地址打入AR；H，L，WEL，读出数据；LDDR1H，LDDR2L，发T4，数据打入DR1。（3）执行加法并保存结果(此时AR内容为01H)H，L，S3H，S2L，S1L，S0H，ML，H，做加法L；WEH，发T3，写入存储器。H,H,H。指令执行结束。2.综合设计（13分113分）现有下图所示的8位单总线模型机数据通路，请回答下问题：（1） 在此数据通路的基础上设计取指令操作

26、的操作动作序列。（2） 在此数据通路的基础上设计指令ADD 01H执行的微程序，用方框流程图的形式描述，并做简要说明。该指令为1次访存指令，指令功能是将存储器01H单元的一个字节数据和累加器中的数据做加法，结果保存在累加器中。答：1. PCAR，PC+1，ARABUS，RD，DRDBUS，IRDR。也可以用文字叙述，但是操作顺序不能出错。满分6分。2.微程序和说明如下所示，微程序设计正确得5分，文字说明合理得2分。3.综合设计有下图所示的运算器数据通路，拥有3个通用寄存器，可以实现三种运算（算术加法、算术减法、直接通过ALU），并在图上标出了各个控制信号。（1）请据此设计一种微指令格式，并说明各个控制位的作用。（2）请设计一个微程序，可以在此数据通路上实现十进制加法，画出微程序的方框语言流程图。答：信号如下图所示，标出其中信号即可（5分）。微指令格式（5分）：方框语言流程图（10分）：综合设计答题要点（共20分）2.见图2，根据图1所标出的控制信号设计微指令，（5分）1.见图1，需要标出各个控制信号（6分）；113位为控制信号，各个控制信号与微指令的位一一对应；14-18位为公共控制信号，所涉及的部件可以不在图1中标出；19位为测试位，至少有1位；20-23位为微地址，至少有4位。3.见图3，根据数据通路设计方框语言流程图。