D触发器的设计docx.docx

1、D触发器的设计docx第一章绪论0简介0集成电路0版图设计1软件介绍1标准单元版图设计1标准单元版图设计的概念1标准单元版图设计的历史1标准单元的版图设计的优点2标准单元的版图设计的特点2第二章D 触发器的介绍2简介2维持阻塞式边沿 D 触发器3电路工作过程3状态转换图和时序图3同步 D 触发器3电路结构3逻辑功能4真单相时钟（ TSPC）动态 D 触发器4第三章工艺基于 TSPC原理的 D 触发器设计5电路图的设计5创建库与视图5基于 TSPC原理的 D 触发器电路原理图5创建 D 触发器版图6设计步骤6器件规格7设计规则的验证及结果8第四章课程设计总结9参考文献 9第一章 绪论简介集成电路

2、集成电路（ Integrated Circuit,简称 IC）是 20 世纪 60 年代初期发展起来的一种新型半导体器件。它是经过氧化、光刻、扩散、外延、蒸铝等半导体制造工艺，把构成具有一定功能的电路所需的半导体、 电阻、电容等元件及它们之间的连接导线全部集成在一小块硅片上， 然后焊接封装在一个管壳内的电子器件。 其封装外壳有圆壳式、 扁平式或双列直插式等多种形式。 是一种微型电子器件或部件， 采用一定的工艺，把一个电路中所需的晶体管、二极管、电阻、电容和电感等元件及布线互连一起， 制作在一小块或几小块半导体晶片或介质基片上， 然后封装在一个管壳内，成为具有所需电路功能的微型结构； 其中所有元

3、件在结构上已组成一个整体，使电子元件向着微小型化、 低功耗和高可靠性方面迈进了一大步。 集成电路发明者为杰克基尔比（基于硅的集成电路）和罗伯特诺伊思（基于锗的集成电路）。当今半导体工业大多数应用的是基于硅的集成电路。版图设计版图 (Layout)是集成电路设计者将设计并模拟优化后的电路转化成的一系列几何图形，包含了集成电路尺寸大小、 各层拓扑定义等有关器件的所有物理信息。 集成电路制造厂家根据 版图 来制造掩膜。版图的设计有特定的规则， 这些规则是集成电路制造厂家根据自己的工艺特点而制定的。 不同的工艺，有不同的设计规则。设计者只有得到了厂家提供的规则以后， 才能开始设计。 版图在设计的过程中

4、要进行定期的检查， 避免错误的积累而导致难以修改。 很多集成电路的设计软件都有设计版图的功能， Cadence 的 Virtuoso 的版图设计软件帮助设计者在图形方式下绘制版图。对于复杂的版图设计，一般把版图设计分成若干个子步骤进行：（1）划分 为了将处理问题的规模缩小，通常把整个电路划分成若干个模块。（2）版图 规划和布局是为了每个模块和整个芯片选择一个好的布图方案。（3）布线 完成模块间的互连，并进一步优化布线结果。（4）压缩 是布线完成后的优化处理过程，他试图进一步减小芯片的面积。软件介绍目前大部分 IC 公司采用的是 UNIX 系统， 使用版本是 SunSolaris。版图设计软件通

5、常为 Cadence ， 它是一个大型的 EDA 软件，它几乎可以完成电子设计的方方面面，包括 ASIC 设计、 FPGA设计和 PCB 设计。软件操作界面人性化，使用方便，安全可靠，但价格较昂贵。标准单元版图设计标准单元版图设计的概念标准单元 ,也叫宏单元。它先将电路设计中可能会遇到的所有基本逻辑单元的版图 , 按照最佳设计的一定的外形尺寸要求 , 精心绘制好并存入单元库中。实际设计 ASIC 电路时 , 只需从单元库中调出所要的元件版图 , 再按照一定的拼接规则拼接 , 留出规则而宽度可调的布线通道 , 即可顺利地完成整个版图的设计工作了。基本逻辑单元的逻辑功能不同 , 其版图面积也不可能

6、是一样大小的。但这些单元版图的设计必须满足一个约束条件 , 这就是在某一个方向上它们的尺寸必须是完全一致的 , 比如说它们可以宽窄不一 , 但它们的高度却必须是完全相等的 , 这就是所谓的 “等高不等宽” 原则。这一原则是标准单元设计法得以实施的根本保证。标准单元版图设计的历史随着集成电路产业迅猛的发展 ,工艺水平不断提高 ,集成电路特征尺寸循着摩尔定律不断缩小。设计芯片时需要考虑的因素越来越多 ,芯片设计的复杂程度也越来越高。因而尽可能复用一些已经通过工艺验证的 IP 核可以提高设计的效率 ,降低芯片设计的成本。标准单元库是 IP 核中很基础也是很重要的一个组成部分。传统的标准单元库设计方案

7、有一套很复杂的设计流程 ,不但耗时耗力 ,而且投入巨大 ,同时也会在一定程度上制约新工艺的推广。 一种解决办法就是将工艺升级的相关参数通过一定的算法转换成比例因子 ,用该比例因子对旧工艺条件下设计成熟的标准单元库进行缩放 ,使工艺升级的效果体现到原来的 IP 核中 ,令其可以复用到新的工艺上 ,这样不但可以大幅度的提高设计效率还可以促进新工艺的推广。标准单元的版图设计的优点基于标准单元的设计风格是最流行的全定制设计风格中的一种， 这种设计要求开发一套全定制掩膜。 在这种设计中， 我们把所有常用的逻辑单元都开发出来， 明确其特性，并存储在一个标准单元库中。 一个典型的存储库可能包含诸如反相器，与

8、非门，或门，与或非门，或与非门， D 闩锁和 D 触发器等几百种单元。每种们都可以通过多种方式来实现， 以便于为不同扇出提供足够的驱动能力。 例如，反相器可以有标准尺寸， 双倍尺寸和四倍尺寸， 可供芯片开发者选择合适的尺寸来实现较高的电路速度和版图密度。标准单元的版图设计的特点需要全套掩膜版，属于定制设计方法；（1） 门阵列方法：合适的母片，固定的单元数、压焊块数和通道间距；（2） 标准单元方法：可变的单元数、压焊块数、通道间距，布局布线的自由度增大；（3） 较高的芯片利用率和连线布通率；（4） 依赖于标准单元库， SC 库建立需较长的周期和较高的成本，尤其工艺更新时。第二章 D 触发器的介绍

9、简介锁存器是一种基本的记忆器件， 它能够储存一位元的数据。 由于它是一种时序性的电路，所存器是一种基本的记忆器件， 它能够储存一位元的数据。 由于它是一种时序性的电路， 所以触发器不同于锁存器， 它是一种时钟控制的记忆器件， 触发器具有一个控制输入讯号 (CLOCK)。CLOCK讯号使触发器只在特定时刻才按输入讯号改变输出状态。 若触发器只在时钟 CLOCK由 L 到 H (H 到 L) 的转换时刻才接收输入，则称这种触发器是上升沿 (下降沿 ) 触发的。D 触发器可用来储存一位的数据。 通过将若干个触发器连接在一起可储存多位元的数据，它们可用来表示时序器的状态、计数器的值、电脑记忆体中的 A

10、SCII码或其他资料。D 触发器是最常用的触发器之一。对于上升沿触发 D 触发器来说，其输出Q 只在 CLOCK由 L 到 H 的转换时刻才会跟随输入 D 的状态而变化，其他时候 Q 则维持不变维持阻塞式边沿 D 触发器维持阻塞式边沿 D 触发器的逻辑图和逻辑符号如图 2-3 所示。该触发器由六个与非门组成，其中 G1、 G2 构成基本 RS触发器， G3、 G4 组成时钟控制电路， G5、 G6 组成数据输入电路。和分别是直接置 0 和直接置 1 端，有效电平为低电平。分析工作原理时，设和均为高电平，不影响电路的工作。电路工作过程电路工作过程如图 2-1 所示。（ a）逻辑图（ b） 逻辑符

11、号图 2-1维持阻塞型D 触发器状态转换图和时序图维持阻塞D 触发器的状态转换图如图2-2 所示， 图 (a)为状态转换图，图(b)为时序图。图 2-2 维持阻塞 D 触发器的状态转换图和时序图同步 D 触发器电路结构为了避免同步 RS触发器出现 R=S=1的情况，可在 R 和 S 之间接入非门 G5 ，如图 2-3 所示。图 2-3 同步 D 触发器逻辑功能表 2-3-2 同步 D 触发器的特性表根据特性表可得到在 CP1 时的同步 D 触发器的驱动表。真单相时钟（ TSPC）动态 D 触发器下图所示为一个用 TSPC原理构成的上升沿 D 触发器的电路图。电路由 11 个晶体管构成，分为四级

12、。当时钟信号为低电平时， 第一级作为一个开启的锁存器接收输入信号， 而第二级的输出节点被预充电。 在此期间， 第三级和第四级保持原来的输出状态。 当时钟信号由低电平变换到高电平时， 第一级不再开启而且第二级开始定值。同时，第三级变为开启而且将采样值传送到输出。 注意，最末级 (反相器 )只用于获得不反相的输出电平。图 2-3 基于 TSPC原理构成的动态 D 触发器此电路的掩模板图如图所示。 nMOS 晶体管的器件尺寸 的宽 长比 为（ W/L ）=350nm)，pMOS 晶体管的器件尺寸的宽长比为（ W/L）=350nm)。版图对应的工艺的寄生参数可通过电路的提取决定。 而提取的电路文件用

13、SPICE仿真来确定它的性能。仿真的 TSPC DFF电路的输入， 输出波形如图 2-5 所示。可见，电路可以工作在 500MHz 的时钟频率上。 因为他们的设计相对简单， 晶体管数目少喝运行速度快高，特别是在高性能设计中，对于传统 CMOS电路来说基于 TSPC电路时一种较好的选择。第三章 工艺基于 TSPC原理的 D 触发器设计电路图的设计创建库与视图lab1 中创建的库与视图如果仍存在，则没有必要再行创建，直接调用即可。在CIW 中选择 File open，在弹出窗口中选择如下：Library Name： ZFCell Name： DView Name： Schematic点击 OK，打

14、开 Schematic Editing 的空白窗口。 以下步骤为创建库与视图的过程。 在命令解释窗口 CIW 中，依次选择 FileNew Library，打开 New Library 窗口。 在 New Library 窗口中， Name 栏输入库文件名 ZF（可以自定义），右侧工艺文件（ Technology File）栏中，选择最下方的 Dont need a techfile，点击窗口左上角的 OK。 在 CIW 中，选择 file new cellview，打开 Create New File 窗口。 在 Create New File 窗口中， Library Name 选取为 Z

15、F（与刚才定义一致），Cell Name 设置为 D， View Name 选取为 Schematic， Tool 栏选取为Composer-Schematic，点击 OK，弹出 Schematic Editing 的空白窗口。基于 TSPC原理的 D 触发器电路原理图电 路 如 图 3-1 所示3-1 基于 TSPC原理的 D 触发器电路原理图创建 D 触发器版图设计步骤 在CIW中，选择File Open，参数设置如下：Library Name ZFCell Name DView Name layout点击 OK，打开 design 的空白窗口，以下编辑将实现 D 版图结构如图所示。 在

16、LSW 窗口中，选择 poly drawing 作为当前编辑层。 选择 CreatePath 或按盲键 p ，来绘制多晶硅栅体。 在 design 窗口中，点击 LMB，从坐标原点 x0、y0 到 x0、y 连线poly，之后双击 LMB 或按 Return（Enter）键，完成栅体绘制。 在 LSW 窗口中，选择 ndiff drawing 层为当前编辑层，选择 CreateRectangle或按盲键 r ，用以绘制扩散区。 在 design 窗口中，选择不在同一直线的任意两点，点击 LMB 形成矩形扩散区，矩形形状可在后续操作中调整。调整 ndiff 与 poly path 选择 Wind

17、ow Create Ruler 或按盲键 k ，在设计窗口中加入 Ruler，以便精确控制版图尺寸。 按 Return 键或点击 LMB 完成 Ruler 的添加，可选择 Window Clear All37 Rulers 或按盲键 K，删除添加的 Ruler。 选择 Edit Stretch 或按盲键 s，在设计窗口中，使用 LMB 选择需要调整的目标或目标的一部分，选择后以高亮显示，拖动鼠标至合适位置后释放，完成目标大小的调整。注意：调整 path 时，确保只有 path 的中线高亮显示，否则，有可能将 path 的宽度也进行了调整。绘制 Source 与 Drain 在 LSW 窗口中，

18、选择 matal1 作为当前编辑层，选择 CreateRectangle 或按盲键 r ，绘制一个矩形，用以源区金属连接。 在 LSW 窗口中，选择 contact dg 作为当前编辑层，选择 CreateRectangle或按盲键 r ，绘制两个正方形，作为源区接触孔。 按照设计规则，调整 contacts 与 metal1 的位置。 同时选择 contacts 与 metal1（选择一个目标后按 Shift 键，继续选择其它目标，操作与 Windows 系统相同），选择 EditCopy 或按盲键 c，因为 mos 器件的对称性，可通过拷贝完成漏区的绘制。 点击高亮显示的被选目标实现拷贝，

19、在空白处点击 LMB 实现粘贴。 按照设计规则，利用 Ruler 和 Stretch 调整版图尺寸。 选择 OptionsDisplay 或按盲键 e ，点亮 Axes，选择 Edit Move 或按盲键m。 选择所有 D 版图的组件，点击选中并放置到合适位置。 完成绘制后，选择 DesignSave 并关闭窗口。版图如下器件规格此电路的掩膜版图 （用 COMS技术设计规则） 如图所示， nMOS 晶体管的器件尺寸宽长比为（ W/L） n=,p MOS晶体管的宽长比为（ W/L） p=（。版图对应工艺的寄生参数可以通过电路提取决定。设计规则的验证及结果设计规则的验证是版图与具体工艺的接口， 因

20、此就显得尤为重要， 可以进行设计规则验证（ DRC）。在进行验证操作过程中用到的库都应位于当前运行目录或由路径指定链接到该运行目录。打开要验证单元的版图界面，点击 FILE下的 DRACULA DRC，弹出在菜单栏上，在 DRC菜单下的 SETUP中，给出错误文件的路径，即可将错误报告与 Virtuoso 的图形界面结合起来，根据错误层的提示，在图中直接修改即可。 根据错误报告的提示，修改版图的步骤为：（1）将错误文件导入 Virtuoso 界面。（2）找到错误层，根据错误提示进行修改。（3）更新编译规则文件，进行 DRC验证，重复上述（ 1），（ 2）操作，直至版图完全通过 DRC验证。验证

21、结果除了面积所占的版图的百分数不符合设计设计规则之外， 其他设计规则全部达到设计要求。第四章 课程设计总结此次课程设计在老师的悉心指导， 同学们的热情帮助下， 我已圆满完成了本次课程设计的要求。 从课题选择到具体构思和内容以及数据的测试， 我深刻体会到做事情不能急躁， 要细心仔细的完成每个版图的设计。 在这周时间所经历的学习和生活，我深刻感受到老师的精心指导和无私的关怀， 让我受益匪浅。 本次课程设计的名称为“基于 m 工艺的带复位 D 触发器版图设计”，让我在绘图的时候更加巩固了对 D 触发器的应用及原理。参考文献1.李伟华 . VLSI 设计基础 . 北京：电子工业出版社 . 28-332.吴尘 李亮 陈伟元 集成电路版图设计实战教程 -基于 Laker 工具3.林明祥 . 集成电路制造工艺北京：机械工业出版社 . ： 2-34.王窦志 COMS数字集成电路分析与设计 电子工艺出版社5.吴尘 COMS数字集成电路 -分析与设计6.孙润 .Tanner 集成电路设计教程 M 北京希望电子出版社 ,2001