数电仿真实验报告.docx

1、数电仿真实验报告实验一 ：组合逻辑电路设计与分析一、 实验目的（1） 掌握组合逻辑电路的特点；（2） 利用组合逻辑转换仪对组合逻辑电路进行分析。二、 实验原理组合逻辑电路是一种重要的数字逻辑电路：特点是任何时刻的输出仅仅取决于同一时刻的输入信号的取值组合。根据电路的特定功能，分析组合逻辑电路的过程。三、 实验电路及步骤（1） 利用逻辑转换仪对已知电路进行分析实验连接图如下：真值表和逻辑表达式如下：（2） 根据要求利用逻辑转换仪进行逻辑电路分析。问题的提出：火灾报警器只有在烟感、温感和紫外线三种不同类型的火灾探测器中两种或两种以上的探测器发出火灾探测信号时，报警系统才产生报警控制信号。 四、 思

2、考题（1） 设计一个四人表决电路。如果3人或者3人以上同意，则通过；反之，则被否决。用与非门实现。（2） 利用逻辑转换仪对下图所示逻辑电路进行分析五、实验体会实验二：编码器、译码器电路仿真实验一、 实验目的（1）掌握编码器、译码器的工作原理。（2）常见编码器、译码器的作用。二、 实验原理 数字信号不仅可以用来表示数，还可以用来表示各种指令和信息。通过编码和译码来实现。（1）编码是指在选定的一系列二进制数码中，赋予每个二进制数码以某一固定含义。能完成编码功能的电路统称为编码器。（2）译码是编码的逆过程，将输入的每个二进制代码赋予的含义翻译出来，给出相应的输出信号。 图2-1 编码器74LS148

3、D和译码器74LS138D三、实验电路（1）8-3线优先编码器 实验电路图如下：利用九个单刀双掷开关切换8位信号输入端和选通输入端输入的高低电平状态。利用5个探测器观察3位信号输入端、选通输入端、优先标志输出信号的高低电平状态。8-3线优先编码器真值表如下：输入端输出端EIY7Y6Y5Y4Y3Y2Y1Y0A2A1A0GSE0（2）3-8线译码器 实验图如下： 利用三个单刀双掷开关切换二路输入端输入的高低电平的状态。利用8个探测器观察8路输出端输出信号的高低电平状态。使能端G1接高电平，G2A、G2B接低电平。3-8译码器真值表如下：输入端输出端G1G2AG2BA2A1A0Y0Y1Y2Y3Y4Y

4、5Y6Y7四、思考题（1）利用两块8-3线优先编码器74LS148D设计16-4线优先编码器，然后仿真验证16-4线优先编码器的逻辑功能。（2）利用两块3-8线译码器74LS38D设计416线译码器，然后仿真验证416线译码的逻辑功能。五、实验体会实验三：触发器带电路仿真实验一、 实验目的（1） 掌握边沿触发器的逻辑功能；（2） 逻辑不同边沿触发器逻辑功能之间的相互切换。二、实验原理触发器是构成时序逻辑电路的基本逻辑单元，具有记忆、存储二进制信息的功能。从逻辑功能上将触发器分为RS、D、JK、T、T等几种类型，对于逻辑功能的描述又真值表、波形图、特征方程等几种方法。边沿触发器指只在CP上升或下

5、降沿到来时接收此刻的输入信号，进行状态转换，而其他时刻的输入信号的变化对其没有影响的电路。集成触发器异步置位、复位功能。三、实验电路及步骤（1）D触发器仿真电路，接线图如图所示：真值表如下（输入1表示高电平，0表示低电平；输出1表示灯亮，0表示灯灭）：输入端现态次态CPCLRPRDQnQn+1分析结果： 通过上述真值表，我们可以看到，CLR和PR两个端子的工作不受时钟脉冲的牵制，二者为无效电平时，该触发器才实现正常的D触发器功能，即，输出状态始终与脉冲上升沿到来前的瞬间D的状态保持一致。 通过示波器的观察，也可以证明这一点，CLR和PR为无效电平时，次态Q的变化始终在脉冲的上升沿处；而由CLR

6、和PR引起的变化却可以出现在任何时候，不必非在时钟变化之处。 在仿真中我发现，当CLR和PR同时为低电平时，输出信号是与D保持一致的。应该说，这种工作状态并不是我们所希望的。虽然于功能没影响，但是CLR和PR同时为有效电平仍是不被允许的。（2）JK触发器仿真电路图如图所示：真值表如下：CPCLRPRJKQnQn+1分析结果：通过上述真值表，我们可以看到，CLR和PR两个端子的工作不受时钟脉冲的牵制，当二者为无效电平时，该触发器才实现正常的JK触发器功能，即，输出状态始终与脉冲下降沿到来前的瞬间J、K及的状态相关。通过示波器的观察，也可以证明，当JK触发器在正常实现其功能时，次态Q的变化始终在脉

7、冲的下降沿处，而由CLR和PR引起的变化却可以出现在任何时候，不必非在时钟变化之处，二者的控制是异步的。 在仿真中我发现，当CLR和PR同时为低电平时，输出信号为1。应该说，这种工作状态也不是我们所希望的。虽然影响不会影响到JK触发器的功能，但是CLR和PR还是不要同时为有效电平的好。四、思考题 由于D触发器器方便，JK触发器功能最完善，怎样将JK触发器和D触发器分别转换为T触发器。五、实验体会实验四：计数器电路仿真实验一、实验目的（1）了解计数器的日常应用和分类。（2）熟悉集成计数器逻辑功能和其各控制端作用。（3）掌握计数器的使用方法。二、实验原理 统计输入脉冲个数的过程叫计数。能够完成计数

8、工作的电路称做计数器。计数器的基本功能是统计时钟脉冲的个数，即实现技术操作，也可由于分频、定时、产生节拍脉冲等。 二进制计数器是构成其他计数器的基础。74LS161D是常见的二进制加法同步计数器，74LS191D是常见的二进制加/减同步计数器。 若一计数器的计数长度（模）为10，则该计数器称为十进制计数器。三、实验电路及步骤 （1）74LS161D构成的二进制加法同步计数器，电路图如下：该电路采用总线方式进行连接利用J14四个单刀双掷开关可切换74LS161D第7、10、9、1脚输入的高低电平状态。74LS161D第3、4、5、6脚同时接高电平，第15脚接探测器。V1为时钟信号，利用逻辑分析仪

9、观察四位二进制输出端，进位端和时钟信号端的波形。利用J1、J2、J3、J4四个单刀双掷开关进行切换，同时观察数码管U2的输出信号，实验表明，当LOAD端和CLR端为高电平时，数码管依次显示09AF。观察探测器X1，发现当该计数器记满时，探测器X1亮，表明进位输出端有进位且高电平有效。逻辑分析观察仪的结果如图5-2，它的69端子依次对应161上的QAQD四个端子。可以看出，以6端为最低位、9端为最高位的四位二进制数的变化恰是由00001111的依次递增。其结果与表给定的功能是相吻合的。改变时钟信号V1的幅度，若减小得过多，则数码管和逻辑分析仪显示将没有结果，因为电平太低而不能产生有效的脉冲；若增大时钟信号V1的频率，数码管上显示的数字的的循环频率加大，逻辑分析仪若不作调整，其上69端子上的波形变化将变慢。（2）2.74LS191D构成的二进制加/减同步计数器实验步骤四、实验体会