重要的pci9054与lcocalbus的连接 1Word格式文档下载.docx

1、PLX9054是一种复杂的用户可编程逻辑器件。它以操作灵活，开发迅速，投资风险低，可多次编程擦写和在系统可编程（ ）等特点而成为一种可优化硬件电路设计且具竞争力的产品。近年来，随着微电子集成工艺的不断发展，各种系列的可为简单综合设计到先进实时硬件现场升级等全部范围内的任务设计提供全套的解决方法。本文将给出如何使用公司的器件实现的局部总线 （ ）和的口之间的实时通信方法。采用这种设计可以以单字或方式完成主机与之间的高速数据传输，传输速率可达到。该方法可广泛应用于实时图形、图像及动画处理等场合。图1设计需求 接口要求是接口专用主从器件，包括通信、网络、磁盘控制、多媒体等高性能接口功能。可以以多种方

2、式实现从 端到 端（局部总线）的数据转移, 如直接传输，控制传输等。通过 和 之间以六个可编程的不同连接可实现突发并发传输， 同时也可通过串行或主控设备对内部的配置寄存器进行设置，其简化框图如图所示。图中，通过配置可设置作为总线的从设备 工作在模式下（数据、地址总线非复用），该模式下的 数据宽度为，同时，通过使能外部设备就绪信号还可以禁止无限爆发操作（屏蔽 ）。 端的读、写时序基本相同，图所示是其单字读写操作时序。以写周期为例，首先，通过置信号有效来申请 的主控权，在收到 仲裁的响应信号之后，将成为 的主控，随后置信号为低，使得地址总线信号：、字节使能信号：和读写选择信号 进入有效状态，一个周

3、期之后，停止驱动，这时，地址总线：上的地址信号将保持有效直至数据线上的数据有效并保持一个周期。数据线：上的数据信号由驱动， 表示 设备已经准备好，可以发送或者接收数据。信号由提供，信号为低表示一次传输的最后一个字节，的上升沿可用于标志一次数据传输的完成。一个周期之后，拉低 以放弃对 的主控权，此后， 仲裁响应的信号，并拉低以收回 主控权，这时的 置于闲置状态。这里，作为 主控权的唯一申请者，只要提出总线申请， 仲裁就会立即响应该申请。 口设计要求口是一种数据宽度为的并行端口（系列中，口的数据宽度达到）。通过口，主机可以直接对的存储器空间进行操作。在系列中，没有留出专门的通道来执行口的访问操作，

4、而是直接将口连接到内部的地址产生硬件上，因而提高了对内部存储空间的访问速度。口内部加入了两个八级深度的读写缓冲，可以执行地址自增的读写操作，提高读写操作的吞吐量。口为内部提供了标准的数据接口，同时为外部主机也提供了一个经济的接口，所以对外部主机而言，每次读写必须执行成对的操作。口内部有三个寄存器，分别是控制寄存器（），地址寄存器（）和数据寄存器（）。这三个寄存器可以直接被主机访问，主机每执行一次对内部存储空间的访问都必须先对控制寄存器和地址寄存器写入相应的值，然后才能对数据寄存器进行读写操作。口的外部接口是由数据总线 ： 以及一部分用于描述和控制接口的控制信号组成，这些控制信号的具体类型如下：

5、:：控制的操作类型;：半字确认输入，“”，“”分别表示一次字传输的第一个半字和第二个半字；：读写选择；：就绪状态标志；：中断标志，向主机提出中断；：区别地址数据复用总线的数据与地址；，：数据选通输入，三者配合可用于产生一个内部选通信号： （ ） ；对于一个写口的操作，应首先使能，变化或，可使信号产生一个下降沿，口在这个下降沿采样控制信号 ： 、和，同时在使能的同时扇出，以使主机进入等待状态，直到产生下降沿，表明已清空，可以接收新的数据。此时也将产生一个上升沿，并采样 ： 上的数据并将其送入，以完成第一个半字的写入。对于第二个半字的写入，由于的已经清空，可以直接写入数据，不会出现未准备好的情况，

6、所以一直保持为低，与第一个字节的写入相同，该操作也在的下降沿采样控制信号，并在的上升沿采样数据总线：的数据并送入，以完成一个的写入操作。图3对于读的操作，当有效且在主机不采用地址自增方式从执行读操作时（），会向内部地址产生电路送一个读请求，的下降沿可使变为高电平，直到内部地址产生电路将请求的数据载入，变为有效状态为止，此时数据线上的数据为读出的数据，而且该数据将保持有效直到上升沿采样数据后左右。由于在第二次读操作开始时，数据已经出现在上了，因此，第二个半字的读操作将不会遇到未准备好的情况；在以地址自增方式进行读操作时，在整个多个字节的传输过程中始终保持有效，一旦完成现在的读操作，下一地址的数据

7、马上被取出。因此，完成现在读操作的第二个半字的传输之后（在的第二个上升沿），将由的下降沿（通过变化或者来产生）扇出信号，以用于指示正忙于数据的预读取。图是的读、写时序图，这里一直接高电平。设计实现该系统中的功能主要是完成 端和端口之间控制信号和数据总线的连接，并保证数据传输的可靠性。通过以上对 和读写时序的分析可见，一些关键信号，如、的时序设计很重要，实际上，整个设计的主要任务也是围绕这几个信号的设计展开的。图4由、和共同作用产生的口内部信号的上升沿和下降沿，直接控制着送入端口的数据信号和控制信号，而且变化速率决定了数据传输的速率，由此可见，该信号是一个非常关键的信号。这里信号作为字节传输标志

8、信号，它在一次数据传输的过程中始终保持有效。而在数据传输结束之后，将拉高即可控制信号，以使其恢复到初始状态，从而为下一次的读写操作做好准备。设计时，可用或中的一个固定接至高电平，另一个用来控制以产生上升沿和下降沿。笔者在设计时将固定接高电平，并由和信号产生逻辑来控制信号。当处于无效状态（即端口未准备就绪）时，信号不变，不采样任何信号；而当有效时，信号同信号保持一致，并在的下降沿采样控制信号，在上升沿采样数据信号。另外，在一次传输开始之前和结束之后，都要保持为高电平。对于其它一些控制信号（如高低字节标志信号），由于它们是随着上升沿的出现不断产生和的交替变化，所以，可用作为时钟输入的两分频电路来产生；而 申请应答信号，则可由信号经一个的延迟后输出产生；：接两根地址线，以便由上层驱动程序来控制对口内部不同寄存器的访问，并由 接反相器来产生 信号。其原理图如图所示。结束语本文提供的这种设计方法经过实际运行检验，可以保证和之间的可靠连接，且逻辑关系简单。由于数据线可以完全独立于之外直接连接，可有效节约成本，因而具有较高的实用价值和经济价值。设计需求 以及一部分用于描述和控制接口的控制信号组成，这些控制信号的具体类型数据选通输入，三者配合可用于产生一个内部选通信号 图是的读、写时序图，这里一直接高电平。