EDA一分钟闹钟Word文档下载推荐.docx

1、技术参数设计简易的一分钟闹钟可手动输入定时时间（099s），如30s两个数码管上跟踪显示时间的变化：如30，29，28到了指定时间蜂鸣器发出8s的提示音要求有暂停开关，在倒计时过程中可随时停止采用2个数码管显示时间用蜂鸣器发出提示音采用拨码开关定时工作量学会使用Max+PlusII软件和实验箱；独立完成电路设计，编程下载、连接电路和调试；参加答辩并书写任务书。划1. 了解EDA的基本知识，学习使用软件Max+PlusII，下发任务书，开始电路设计；2. 学习使用实验箱，继续电路设计；3. 完成电路设计；4. 编程下载、连接电路、调试和验收；5. 答辩并书写任务书。考资料数字电子技术基础.阎石主

2、编.高等教育出版社.EDA课程设计B指导书.指导教师签字基层教学单位主任签字说明：此表一式四份，学生、指导教师、基层教学单位、系部各一份。2013年3月11日 目 录第1章 设计说明1.1 设计技术参数1.2 设计要求 1.3 设计思路 1.4 真值表 1.5 模块介绍第2章 原理图 2.1 Max+PlusII原理图设计 第3章 波形仿真 3.1 Max+PlusII simulator原理图仿真第4章 硬件设计 4.1 管脚锁定 4.2 硬件连线第5章 心得体会 参考文献 第一章 设计说明 1.1设计技术参数 1.设计简易的一分钟闹钟2.可手动输入定时时间（099s），如30s3.两个数码

3、管上跟踪显示时间的变化：4.到了指定时间（00）蜂鸣器发出8s的提示音 1.2设计要求1.有暂停开关，在倒计时过程中可随时停止2.采用2个数码管显示时间3.用蜂鸣器发出提示音4.采用拨码开关定时1.3设计思路 1.根据设计简易的一分钟闹钟要求，我首先考虑到要做的闹钟需要在1Hz的时钟脉冲控制下以每秒钟减一的速度做减法。可以做减法计数器的芯片中，我接触过的就是74191和74190，而其中74190芯片是一个十进制加减法可逆的计数器，十分符合我的设计要求。为了完成可以做出099s的减法计数，我用了两片74190芯片同步置数来实现100以内的减法。2.根据要求到指定时间蜂鸣器发出8秒提示音，蜂鸣器

4、在SPEAKER接高电平时工作，而我主要是需要控制蜂鸣器接口处于高电平的开始与结束的时间。首先考虑当两个74190芯片都为零的时候蜂鸣器要开始工作，八秒结束的时候蜂鸣器要结束工作。由此我想到用加法计数器74160芯片来控制蜂鸣器工作的时间8秒，使完成设计要求。3.根据要求两位数码管跟踪显示时间的变化。所以我将两片74190的输出结果用2位十进制数码管以静态方式显示，来达到设计跟踪显示的目的。4.根据要求要采用拨码开关定时，其中我只要将8位数字开关组A分别于74190的8个输入端口锁定即可达到设置时间的目的。5.根据要求有暂停开关，在倒计时过程中可随时停止，我就想到要控制74190芯片的GN使能

5、端。根据74190的真值表可以看出，当GN为1时，芯片HOLD COUNT；当GN为0，且LDN为1时，芯片COUND DOWN。所以只要加入一个控制开关，使要暂停时控制GN口为1，工作时控制GN口为0即可。1.4真值表1.图1为74190芯片真值表图图1 74190芯片真值表图2.图2为74160芯片真值表图图2 74160芯片真值表图1.5模块介绍1.定时时间模块，如图3。图3 定时时间模块 定时时间模块由两个74190十进制计数器级联构成。上面一片是个位，下面一片是十位。其中AL,BL,CL,DL和AH,BH,CH,DH分别是个位和十位的输入控制端，分别与数字开关组A中的8个管脚对应以控

6、制置数。由74190芯片真值表了解到当LDN端低电平时，可对芯片的初始值进行设置；高电平时，计数开始，在连接芯片时将两个74290芯片的置位端LDN连接在一起形成同步置数。同时又了解到74190在CLK上升沿有效，则只需控制个位的CLK接时钟频率1Hz，即可使计数时，每次倒计一个数是1秒钟。因为74190芯片本身是十进制减法计数器，故只需将个位芯片的RCON借位端接到十位芯片的CLK处，即可控制在需要借位时十位的减法计数。2蜂鸣器模块，如图4。图4 蜂鸣器模块蜂鸣器模块主要由74160芯片实现。在平时计数的情况下，输入74160芯片的CLRN端的信号为0,74160不计数。当两片74190芯片

7、的输出都为0时，使得74160芯片中的CLRN端输入为1，74160工作。同时我了解到74160是上升沿计数，将74160的CLK端由74190芯片的0000 0000输出和74190个位计数芯片的CLK输入共同控制，即可实现74160在00时计数，且计数周期为1s。又要求蜂鸣器响8秒，即控制74160计数8秒之后停止，蜂鸣器就不响了。由上面的分析，我做了表1以分析如何实现蜂鸣器仅响8秒。QDQCQBQA蜂鸣器1表1 74160输出与蜂鸣器状态关系表由表得出了如图4中的接线方式，控制当计数状态为00，蜂鸣器工作，且工作时间为8秒。3.暂停模块，如图5。00控制端图5 暂停模块暂停模块的实现主要

8、由开关z1控制。因为74190芯片是由GN控制使能的。当我们想要实现暂停的时候，使GN为1即可。而通过计数控制到00时，也需要使GN为1从而停止计数，由此，只要使用z1开关在平时计数时对GN的0状态无影响，仅在要暂停时拨动开关实现GN为1，z1与线路中同接一个或门即可实现，具体状态如表2。Z1端GN状态计数时为0不暂停时设为0暂停时设为1计数到00时为1不暂停时为0表2 z1，00控制端，GN状态对应表4.数码管位控模块，如图6。图6 数码管位控模块为了使数码管跟踪显示，将要使用两位数码管位置高电平。第2章 原理图2.1 Max+PlusII原理图设计Max+PlusII原理图设计，如图7。图

9、7 Max+PlusII原理图2.2 Max+PlusII原理图各接口信息：1. LDN：74190芯片使能端，低电平时置数，高电平时计数。2. GN：74190芯片控制端，低电平时计数，高电平时计数暂停。3. DNUP：74190芯片加减计数控制端，低电平时做加法，高电平时做减法。4. RCON：74190芯片进/借位端，两片级联时控制进/借位。5. DH,CH,BH,AH,DL,CL,BL,AL这8个端口可以看成用八位二进制表示两位BCD码，由前至后分别是高位到低位。6. Z1：控制闹钟暂停，平常状态设置为0，要暂停时通过数字拨码开关设置为1。7. Y7，Y6，Y5，Y4，Y3，Y2，Y1

10、，Y0这8位输出每四位对应一个数码管显示，用四位二进制表示一位BCD码，前面是高位后面是低位。8. O1，02：输入高电平，控制数码管位选。9. O：蜂鸣器输入，高电平时，蜂鸣器工作；低电平时，蜂鸣器不工作。10. CLK：接入1Hz的时钟频率，控制时间。第三章 波形仿真 3.1 MAX+plus 2 simulator仿真 MAX+plus 2 simulator仿真波形图，如图8。图8 MAX+plus 2 simulator仿真波形图1输入定时时间11s； 2. 输入暂停时间5s-7s； 3. 两个静态数码管上跟踪显示时间的变化为11,10,09,08,，其中07在暂停时间段内不变，启动

11、后继续计数。 4. 到了指定时间（00）蜂鸣器发出8s的提示音。（14.5s-22.5s） 第四章 硬件设计4.1管脚锁定管脚锁定，如表3。接口管脚CLK75LDN83Z185DH53CH47BH46AH45DL44CL41BL40AL39Y7136Y6135Y5134Y4133Y3132Y2131Y1128Y0127O38O194O295表3 管教锁定4.2硬件连线 1、时钟模块21脚为1Hz连接75引脚； 2、数字开关组BSW9（83）、BSW10（85），括号内为连接的对应引脚。经下载、连线后，静态数码管可准确显示时间，蜂鸣器正常工作，在定时时间到达时，发出8秒提示音。结果符合题目要求，

12、实验设计成功。第5章 心得体会 本次课程设计我做的项目是一分钟闹钟，并且要求蜂鸣器在数码管保持在00时，发出8秒提示音，我利用了74190 和74160两种计数器，通过一系列的尝试，我初步掌握了两种计数器的基本特性，能够用它们设计并实现一些简单的逻辑电路。这次EDA课程设计给了我一次关于数字电子的实践机会，通过这一周的课设，我对计数器的使用有了更进一步的了解，进一步做到了把学到的知识应用于实际。刚开始我以为这次的课设很简单，但通过自己动手才发现自己在数字电子技术上有很多的不足，我充分认识到理论必须联系实际才能真正发挥作用，而实践正是检验理论最好的工具。在设计电路的过程中我遇到了不少的麻烦，但通

13、过自己的努力和老师、同学的帮助，我最终成功完成了闹钟的设计。我认为EDA这样的的课程设计能够巩固有效地巩固和加深我们在课堂上所学习的理论知识，激发我们对科学实验的兴趣，提高自己独立思考和动手的能力，同时也能大大提高我们对那些看似无聊的理论课程的重要性的认识。 这次EDA课程设计培养了我严谨的行事态度，让我认识到了一个小小的错误或一点点的马虎就有可能导致整个电路无法正常运行，科学容不得半点儿疏漏。参考文献1数字电子技术基础.阎石主编.高等教育出版社.2EDA课程设计指导书.燕山大学课程设计评审意见表指导教师评语：该生学习态度 （认真 较认真 不认真） 该生迟到、早退现象 （有 无）该生依赖他人进行设计情况 （有 无）平时成绩： 指导教师签字：2013 年 3 月 15 日图面及其它成绩：答辩小组评语：设计巧妙，实现设计要求，并有所创新。设计合理，实现设计要求。实现了大部分设计要求。没有完成设计要求，或者只实现了一小部分的设计要求。 答辩成绩： 组长签字：课程设计综合成绩：答辩小组成员签字： 2013年 3 月 15 日