STR7系列微控制器Word文档格式.docx

1、 拥有可以寻址4个存储器段的外部存储器接口（EMI）,支持SRAM、Flash以及ROM等存储器类型； 支持多种启动方式。2. 时钟、复位、电源管理 系统采用3.3V电源供电，I/O接口的驱动电压也是3.3V； 内嵌1.8V电源稳压器为ARM7TDMI内核供电； 016MHz的外部主晶振； 32KHz外部备用晶振； 嵌入式PLL锁相环为CPU提供时钟； 在内部Flash中运行代码时，系统运行速度可达50MHz时钟频率； 实时时钟具有日历功能； 具有4种低功耗模式：SLOW、WFI、STOP和STANDBY。3. 嵌套中断控制器 能够实现快速的中断响应； 支持32个中断向量，16种优先级的IRQ

2、中断； 支持2个可屏蔽的FIQ中断源。4. 多达48个I/O端口 30/32/48个多功能双向I/O口线（数量由芯片的封装决定）； 有14个可设为唤醒和中断输入的I/O。 有8个高电流I/O口（P2.0P2.7可吸纳8mA的电流）5. 5个定时器： 16位的看门狗（WTD）定时器； 4个16位的定时器：带2个输入捕获，2个输出比较，支持PWM及脉冲计数模式。6. 10个通信接口： 2个I2C接口（1个与SPI复用）； 4个UART异步串口； 智能卡ISO-7816-3接口（与UART1复用）； 2个带缓冲同步串口（BSPI）； CAN接口（2.0B）； USB 2.0全速（12Mb/s）Dev

3、ice接口，具有挂起和唤醒功能； HDLC（高级数据链控制器）同步通信接口。7. 4通道 12位A/D转换器 4个通道所需转变时间：1ms（1000Hz）； 1个通道所需转变时间：1ms（1KHz）； 转换电压范围：02.5V。8. 完整的JTAG调试开发工具支持2.1.2 总体结构STR71x系列微控制器的总体结构框图如图2.1-1所示，内部总线和两条APB总线将片上系统和外设资源紧密的连接起来，其中内部总线是主系统总线，连接了CPU、存储器和系统时钟等，APB1总线（APB1桥连接的APB总线）连接高速外设，APB2总线（APB2桥连接的APB总线）连接系统通用外设和中断控制。I/O端口包

4、括P0，P1，P2三个16位的端口，其它的外设接口引脚都与I/O端口的引脚功能复用，图上的AF即表示功能复用引脚。另外，外部存储器接口（EMI）提供了16条数据线接口和24条地址线接口，可扩展4组16M空间的外部存储器。图2.1-1 STR71x系列微控制器的总体结构图 系统功能1. 可选的外部存储器（STR710F）STR710F（144脚）拥有非复用的16位数据和24位地址总线，可以支持4个16M的外部存储器段（Bank）。为了支持多种存储器类型（Flash, EPROM, ROM, SRAM等）来存储代码和数据，用户可以对每个外部存储器段（bank）分别设置它们的等待状态。2. 灵活的电

5、源管理为了减小功耗，用户可以根据系统当前情况，通过编程配置STR71x系列微控制器进入SLOW、WAIT For Interrupt、STOP或者STANDBY等模式。3. 灵活的时钟控制系统拥有两个外部时钟源：主时钟和32kHz的备份时钟。片上集成的PLL允许16MHz（或者更低）的系统主时钟倍频产生内部系统时钟（最高50MHz）。用户可以在较大范围内选择倍频和分频系数，以决定PLL的输出。4. 电源稳压器STR71x微控制器需要一个外部3.3V（3.0-3.6V）电源稳压器。片上有2个内部电源稳压器，可以产生1.8V电压，为内核与外设供电。当系统进入Standby、Low Power、Wa

6、it for Interrupt 、以及LPWFI等低功耗模式后，主电源稳压器被关闭，低功耗电源稳压器开始工作。5. 低电压探测每个电源稳压器都拥有一个嵌入式的低电压探测器LVD，用来检测内核供电电压是否满足要求。如果检测到内核供电电压低于1.8V并达到某一阀值，则LVD会复位整个芯片。 片上外设STR710系列微控制器有以下几种片内外设：6. CAN接口STR710F和STR712F 片上集成CAN控制器模块。CAN模块提供CAN 2.0 接口，其位传输率可达到1M波特率。7. USB接口STR710F和STR711F集成片上USB Device控制器，支持全速（12Mb/s）USB2.0接

7、口，能提供16个双向端点（endpoint）和32个单向端点，支持批量传输及USB挂起/唤醒（suspend/resume）功能。8. 标准定时器4个定时器，每个定时器有一个带有7位预分频比例因子的16位计数器，至多两个输入捕获、输出比较功能，一个脉冲计数功能及一个带可选频率的PWM通道。9. 实时时钟（RTC）实时时钟提供一组连续运行的计数器，这些计数器由低功耗的32kHZ的振荡器驱动。RTC可作为通用的基准时间（timebase）使用，也可用于时钟、日历或报警。当STR71x在Standby模式下，RTC可以继续工作，此时，RTC由低功耗电源稳压器供电，32kHz振荡器驱动。10. 异步串

8、行接口（UART）4个UART允许实现与外部设备的全双工异步通信，其接收Rx和发送Tx的数据传输率可单独编程设置，最高可达625kb/s。11. 智能卡（Smart Card）接口UART1可以配置成一个ISO 7816-3定义的异步智能卡接口，它包含智能卡时钟发生器，同时可对同步卡提供功能支持。12. 带缓冲的同步串行接口（BSPI）2个SPI，可与外部设备进行全双工同步通信。主/从通信在主模式和从模式下的通信速率分别可达到5.5Mb/s和4Mb/s。13. I2C接口2个I2C接口提供从机（slave）及多主机（multi-master）功能，有普通和快速I2C（400kHz）两种模式，支

9、持7位或10位的寻址模式。其中一个I2C接口与一个SPI复用，因此可同时使用2SPI+1I2C或是1SPI+2I2C。14. HDLC接口高级数据链路控制器（HDLC）支持全双工操作和NRZ、NRZI、FM0或MANCHESTER协议。内部含一个8位的波特率生成器。15. A/D转换器该模拟/数字转换器，能在单次（single-shot）模式或持续转换模式下实现单通道或4通道的转换。采样率为0.5kHz（在单通道模式下1kHz）的情况下，分辨率可达12位。采样电压范围为02.5V。16. 看门狗定时器16位的看门狗定时器，用于保护应用程序，防止硬件或软件错误，通过产生复位信号确保成功复位。17

10、. I/O端口48个输入/输出端口可编程设置为输入或输出。18. 外部中断最多有14个外部中断可被用户使用，或利用这些外部中断将系统从STOP模式唤醒。2.1.3 引脚描述STR71x系列微控制器有64脚（TQFP/BGA）以及片上外设丰富的144脚（TQFP/BGA）等多种封装形式。4种型号的可能封装形式如下： STR710F：144脚BGA 或者 TQFP封装，片上集成CAN、USB和EMI； STR715F：64脚BGA或者TQFP封装，片上不包含CAN和USB； STR711F：64脚BGA或者TQFP封装，片上集成USB控制器； STR712F：64脚BGA或者TQFP封装，片上集成

11、CAN控制器。备注 以上64脚封装（BGA或者TQFP）的微控制器均不包含外部总线接口（EMI）。19. STR71x封装与引脚说明图2.1-2是STR710的TQFP封装引脚图，相应的引脚说明如表2.1-2所示。图2.1-3是STR712F/STR715F的TQFP64封装引脚图，图2.1-4是STR711F的TQFP64封装引脚图，相应的引脚说明见表2.1-3所示。图2.1-2 STR710 TQFP引脚图备注：表2.1-1 中使用的英文缩写解释如下，本章出现的其它引脚说明表的英文缩写解释与此相同。 类型：I=输入；O=输出；S=（参考）电源供应；Hiz=高阻。 输入输出级别：C=CMOS

12、 0.3VDD/0.7 VDD；CT=CMOS 0.8V/2V，带输入触发；TT=TLL 0.3VDD/0.7 VDD，带输入触发；C/T=可编程级别：CMOS 0.3VDD/0.7 VDD或TLL 0.8V/2V 输入：pu/pd=软件使能内部上拉或下拉；pu=在复位状态，内部100k弱上拉；pd=在复位状态，内部100k弱下拉。 输出OD=开漏（open-drain）；PP=推挽（push-pull）；T= 真开漏（内部无保护二极管，5V兼容）。备注 当一个引脚可复用为多项功能时，表中功能说明部分第一项为复位时的默认功能，其它项为可选功能。如下表引脚1的功能，复位时的默认功能为通用数据I/

13、O引脚，其它3项功能均为其复用的可选功能。表2.1-2 STR710引脚说明（144脚）引脚类型输入复位状态输入输出在Stdby模式下激活功能说明序号名称电平中断能力ODPPP0.10/U1.RX/U1.TX/SC.DATAI/OPdCTX4mAT通用数据I/O引脚Port 0.10 /UART1的数据接收输入 / UART1的数据发送输出 /智能卡数据输入/输出注意：除了处在UART传输状态，该引脚处于三态。O外部存储器接口引脚，要从外部存储器读入数据，需将该引脚置低。该引脚映射到外部存储器组件的OE_N引脚。3P0.11/BOOT.1/U1.TXpd通用数据I/O引脚 /Boot配置输入/

14、UART1的数据发送输出4P0.12/SC.CLK智能卡参考时钟输出5VSSS数字电源地端6V33数字电源3.3V电压端7pu8mA外部存储器接口，选通存储器Bank 0输出要从外存起动，需在复位时强置该引脚为输出模式。8Pu2）外部存储器接口，选通存储器Bank 1输出9P0.13/U2.RX/T2.OCMPAUART2的数据接收输入/定时器2输出比较A输出10P0.14/U2.TX/T2.ICAPAUART2的发送数据端/定时器2输入捕获A输入11外部存储器接口，选择存储器Bank 2输出12外部存储器接口，选择存储器Bank3输出13P2.4/A.203）外部存储器接口，地址总线14P2

15、.5/A.2015P2.6/A.22BOOTENI启动（Boot）控制输入，使能采样BOOT1:0引脚17P2.7/A.2318P2.8通用数据I/O引脚 /外部中断INT219N.C.空脚20212223P2.9通用数据I/O引脚/外部中断INT324P2.10通用数据I/O引脚/外部中断INT425P2.11通用数据I/O引脚/外部中断INT526P2.12通用数据I/O引脚27P2.1328P2.1429P2.1530JTDITTJTAG接口数据输入，需外部上拉31JTMSJTAG模式选择输入，需外部上拉JTCKJTAG时钟输入，需外部上拉或下拉33JTDOJTAG数据输出复位态为HiZ

16、34JTAG复位输入，需外部上拉35NU保留，须接地36TEST37383940V33IO-PLL数据I/O电路和PLL的3.3V参考电压端4142VSSIO-PLL数据I/O电源和PLL地端4344DBGRQS调试模式请求输入（高电平有效）45CKOUT时钟输出（fPCLK2）由APB桥2的CKDIS寄存器使能46CK参考时钟输入47P0.15/WAKE-UP通用数据I/O引脚/从standby模式唤醒输入4849RTCXTI实时时钟输入和32kHZ振荡器放大电路输入50RTCXTO32kHZ振荡器放大电路输出51输入：进入硬件standby模式输入，低电平有效）要选择正常模式，需将V33外

17、部上拉。输出：在进入软件standby模式后的standby模式激活低电平输出（低电平有效）在Standby模式下，除了那些标志着Stdby模式下激活的引脚，所有其他引脚都呈高阻态。 52复位输入5354VSSBKP低功耗稳压器地55V18BKP低功耗稳压器输出，在VSSBKP和V18BKP之间需要至少1F的外部电容。若低功耗稳压器被旁路，该引脚可与外部的1.8v电源连接565758V18主电源稳压器输出，在V18和VSS18之间需要至少10F+33nF的外部电容。59VSS18主电源稳压器地6061D.0外部存储器接口，数据总线62D.163D.2D.365D.466VDDAA/D转换器的电

18、源正端67VSSAA/D转换器的电源负端68697071P1.0/T3.OCMPB/AIN.0定时器3输出比较B/ADC模拟输入072P1.1/T3.ICAPA/T3.EXTCLK/AIN.1定时器3输入捕获A/定时器3外部时钟输入/ADC模拟输入173P1.2/T3.OCMPA/ AIN.2定时器3输出比较A/ADC模拟信号输入274P1.3/T3.ICAPB/ AIN.3定时器3输入捕获B/ ADC模拟信号输入375P1.4/T1.ICAPA/ T1.EXTCLK定时器1输入捕获A/定时器1外部时钟输入76P1.5/T1.ICAPB定时器1输入捕获B77P1.6/T1.OCMPB定时器1输出比较B78D.5外部存储器接接口，数据总线79D.680D.781D.882D.9838485P1.7/T1.OCMPA定时器1输出比较A86P1.88788P1.11/CANRXCAN数据接收输入89P1.12/CANTX