多功能时钟的设计文档格式.docx

1、 2.4、时间计数电路.4 2.5、校时电路.6 2.6、译码器与显示单元.7 2.7、定时闹钟控制.8 2.8、整点报时电路.8 2.9、显示电路.9 三）单元电路设计.10 3.1、时钟计数器电路.10 3.2、校时电路.12 3.3、整点报时电路.133、结论.13四、参考文献.14五、致谢.15六、附录.17一）设计电路.17二）实物连接图.18三）各元件功能表及引脚图.19四）元件清单.21论文题目：多功能时钟的设计、安装、调试摘要: 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命。因此得到了更加广泛的使

2、用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑和时序电路。在这次设计中，我们用1KHz的555定时器构成多谐振荡器产生振荡脉冲，用十进制计数器74LS90分别实现分频和时间计数单元的计数功能，用CD4511作为显示译码电路，采用LED数码管显示时、分、秒，以24小时计时方式，根据数码管动态显示原理来进行显示，最终实现定时器计数，多功能数字时钟还可以实现数字电子时钟功能，校时功能，定时闹钟功能，整点报时功能。关键词：时钟，时序电路，逻辑电路 一、前言 一）、多功能数字时钟的设计目的1） 结合所学的电子技术基础的理论知识完成多功能数字时钟的设计；2） 通过该设计学会并掌握常用电子元件

3、的远着和使用方法；3） 提高自己综合分析和处理问题的能力。 4） 使学生在学完了数字电子技术课程的基本理论，基本知识后，能够综合运用所学理论知识、拓宽知识面，系统地进行电子电路的工程实践训练，锻炼动手能力，培养工程师的基本技能，提高分析问题和解决问题的能力。 5）熟悉集成电路的引脚安排，掌握各芯片的逻辑功能及使用方法了解面包板结构及其接线方法，了解数字钟的组成及工作原理 6）培养独立思考、独立准备资料、独立设计规定功能的数字系统的能力。 7）培养书写综合实验设计报告的能力 二）、多功能数字时钟的技术要求1） 准确计数，以数字形式显示时、分、秒的时间；2） 小时计数要求以12进为1，分、秒要求以

4、60进制进位；3） 要求分、秒的校正。 4）定时闹钟控制； 5）报整点时数 三）、多功能数字时钟的设计意义 我们此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字钟。而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。且由于数字钟包括组合逻辑电路和时叙电路。通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。二、本论一）、设计要求 设计任务：数字时钟是数字电路的典型应用之一，本次设计要求完成时钟的基本功能外，也要具有一定的扩展功能。基本功能：、准确计时，以数字形式显示时、分、秒的时间。 、小时的计时要求为12进1，分和秒的计时要求为60进

5、制。 、时和分校正。扩展功能：、定时闹钟控制 、整点报时二）、方案论证2.1、数字钟的基本组成 图中，振荡器用的是555定时器构成的多谐振荡器，分频器由3个74LS90组成，计数器由74LS90构成，校时电路由74LS00构成，译码电路有CD4511构成，显示器用的是LED数码管。2.2、振荡器 一种自激振荡电路，该电路在接通电源后无需外接触发信号就能产生一定频率和幅值的矩形脉冲波或方波。该电路给数字钟提供一个频率稳定准确的1000Hz的脉冲，可保证数字钟的走时准确及稳定。 方案一：石英晶体振荡器 方案二：555定时器构成多谐振荡器 石英晶体振荡器是最精确的 本次设计采用的方式2.3、分频器（

6、74LS90构成） 分频器电路将1000z的高频方波信号经由计数器的分频电路的分频后得到1Hz的方波信号，可以供秒计数器进行计数。如：常见的十进制BCD码计数器有 74LS90、74LS160、74LS162等，4位二进制计数器有74LS161、74LS190等，14级二进制计数器有CD4020、CD4060。以由74LS90构成分频器为例。74LS90是二-五-十进制计数器，555定时器产生1KHZ的信号，第一片Q3输出100HZ，第二片Q3输出10HZ，第三片Q3输出1HZ。经过3次1/10分频后正好是1HZ，为标准的秒输入脉冲。2.4、时间计数器电路（74LS90构成） 时间计数电路由秒

7、个位和秒十位计数器、分个位和分十位计数器，时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，时个位和时十位计数器设计为12进制计数器。 （1）、60进制计数器（分、秒）当分（秒）计数部分的个位接受计数部分的信号 （秒计数接受的信号振荡器经分频后输出1HZ的标准脉冲），个位计数满10后向十位近一位，十位满6以后向前一级进一位，并该计数器清零。计数规律为0059-00 。（2）、24进制计数器（时） 用反馈清零法构成：个位“4”对应“0100”，十位“2”对应“0010”，所以将U1的Q3接U2的CKA进行级联。U1的Q2接U1、U2的R0（2）、R0（

8、1）。U2的Q1接到U1、U2的R0（1）、R0（2）。这样就构成一个24进制计数器。2.5、校时电路（74LS00构成） 对校时电路的要求：、对小时校正时不影响分和秒的正常计数。 、对分校正时不影响秒和小时的正常计数。校时方式：、快校时：通过开关控制，使计数器对1Hz的校时脉冲计数 、慢校时：用手动产生单次脉冲作校时脉冲。2.6、译码器与显示单元 74LS47、74LS48为BCD7段译码/驱动器。74LS47可用来驱动共阳极的发光二极管显示器。74LS48、CD4511可用来驱动共阴极的发光二极管显示器。 本次设计所用的译码器为CD4511。LED数码管为共阴极。共阴极数码管与CD4511

9、的搭配如下图所示。 计数器实现了对时间的累计以8421BCD码形式输出，选用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，选用CD4511作为显示译码电路，选用CD4511七段共阴极LED数码管作为显电示单元路，如图所示为七段显示译码器的分段布置图和段组合图：2.7、定时闹钟控制定时控制电路的设计要求：、数字钟在指定的时刻发出信号，或驱动音响电路报时。、闹时要求时间准确，即信号的开始时刻与持续时间必须满足规定的要求。2.8、整点报时电路整点报时电路的功能是：每当数字时钟计时到整点时发出音响，且几点响几声。 整点报时电路的组成部分 、减法计数器：完成几点响几声的功

10、能，即从小时计数器的整点开始进行减法计数，直到零为止。 、编码器（普通的门电路）：将小时计数器的5个输出端Q4、Q3、Q2、Q1、Q0按照 “12翻1”的编码要求转换为减法计数器的4个输入端D3、D2、D1、D0所需的BCD码。 、逻辑控制电路：控制减法计数器的清 “0”与置数。控制音响电路的输入信号。发声5次的整点报时电路 、用时序电路做控制 1、控制信号1来自分计数器的拾位、个位和秒计数器的拾位的输出状态组合，当时钟计数值为59分50秒至59分59秒期间，控制信号1 应输出高电平，使D触发器U2A的清零端无效； 2、控制信号2来自秒计数器的个位的输出状态组合，当时钟计数为59分55秒时，控

11、制信号2应出现由低向高的跳变，D触发器U2A的输出端由低变高，秒脉冲经U1B输出；3、三极管Q1按1Hz频率导通5次后，控制信号1 变为低电平，D触发器被清零，输出Q回到低电平。、用组合电路做控制图中D触发器的功能也可以由一个组合电路完成，当时钟计数值为59分55秒至59分59秒期间，组合电路输出高电平，秒脉冲经U1B输出；其余时间，秒脉冲禁止输出。2.9、显示电路、静态显示方式1、每一位LED数码管需要一个7位或8位输出信号控制显示代码；2、占用硬件资源较多，但控制比较方便，且比较容易获得高亮度显示。、动态显示方式 所有LED数码管共用一个7位或8位输出控制信号，由另一个n位的控制线控制n个

12、数码管的公共极；通过循环扫描的方式往每个数码管输送待显示信息，并利用视觉暂留效果获得稳定的显示状态；可以简化电路、降低成本，但同时也存在显示亮度低、需要增加扫描电路等缺点。本次设计选择动态显示的方法，因为手表是比较小巧的商品且现在是讲究环保绿色的时代，所以减小硬件的开支，共用硬件是十分必要的。而增加的扫描电路在LPDA 中已经可以实现，且亮度低的问题也不是太大的问题。注：本次设计中的显示电路用的是静态显示方式。三）、单元电路设计3.1、时钟计数器电路 时钟电路由两个六十进制计数器及一个二十四进制计数器电路共同组成，对于CLK脉冲及连接方式将进行分析。3.1.1、六十进制计数器的实现 由于本次设

13、计选用的是74LS90型号的芯片，而因为设计的是时钟的计时所以选用74LS190的二进制加法计数功能，考虑到74LS190只有4位的二进制加法计数功能，所以设计60进制的计数器需要两片74LS190芯片。 选择两片74LS190 的芯片级联，一片实现十进制的功能，一片实现六进制的功能，且六进制的芯片的计数要用十进制的9到0的跳变进行使能，基于这个想法，可知六十进制的计数器易得。 低位的十进制计数器采用同步清零的方式实现。同步清零意味着计数器的清零使能是在1001的时候就已经给出的，在下一上升沿脉冲来时可以实现清零，所以电路图如下所示: 对于高位的处理同理可以得出在高位为0101低位为1001的

14、时候准备好清零的低电平信号，等待下一个时钟脉冲的到来进行清零操作，此处低位的1001是必须满足的条件，否则会导致在10010001到10011001这段时间内清零端的信号都是低电平，显然这是不允许的。电路图如下：3.1.2、二十四进制计数器 二十四进制的电路实现与六十进制的基本原理差不多，都是采用清零法来实现的。本设计将二十四进制同样分为两位，低位在高位为0000和0001时为十进制，而在高位为0010时为四进制，高位为3进制。 所以需要注意的时刻在当高位为0000和0001时，时钟低位为1001，分秒皆为01011001时时钟高位的进位及时钟低位和分秒的清零；时钟高位为0010时，时钟低位为

15、0011，分秒皆为01011001时计数器的全部清零功能。基于这个想法可以得出最终的电路图为：其中时使能为3.1.1中分计数器高位的电路图中的高位使能端。3.2、校时电路 校时电路如右图所示，校时分为快校时和慢校时，其中快校时是通过开关的一闭一合来实现的，S1的一闭一合实现校分，S2的一闭一合实现校时。由于开关的一闭一合所产生的脉冲是不确定的，所以这种校时方法是不准确的。慢校时是先将开关S1或S2任意一个闭合，然后冲校时脉冲端加一个校时脉冲实现校时，如果闭合S1，加校时脉冲，则对应的是实现校分；如果闭合S2，加校时脉冲，则对应的是实现校时。如图所示电路，进行校时时，不会影响分和秒的正常计数；进

16、行校分时，不会影响时和秒的正常计数。 从校时脉冲端进去的可以是手动产生的单次脉冲，也可以用分频器产生的脉冲。其中手动产生的单次脉冲可以以“按一进一”的方式进行校时，用分频器产生的脉冲进行校时的话，不容易控制校时的准确性。本次设计中所用的校时脉冲是分频器产生的10Hz的脉冲。3.3 整点报时电路 整点报时电路选择5次报时，报时的时间为整点到来前的五秒时间，整点报时电路的设计十分的简单，电路图如下：控制信号1来自分计数器的拾位、个位和秒计数器的拾位的输出状态组合，当时钟计数值为59分50秒至59分59秒期间，控制信号1 应输出高电平，使D触发器U2A的清零端无效；控制信号2来自秒计数器的个位的输出

17、状态组合，当时钟计数为59分55秒时，控制信号2应出现由低向高的跳变，D触发器U2A的输出端由低变高，秒脉冲经U1B输出；三极管导通5次后，控制信号1 变为低电平，D触发器被清零，输出Q回到低电平。3、结论最终设计出的数字钟电路经过测试，具备了正常走时、校时、闹钟、整点报时的功能。各项功能都可以由拨码开关及按键开关进行调整，并实现硬件共用。各个功能之间也没有冲突和影响，特别是对于闹钟的走时不会造成任何干扰，最大限度保证了其走时的精确度。并且数字钟的精准度也达到了标准，产生的振荡波形为准确的1Hz。因此，可以说这个多功能数字钟的最终成果是令人满意的。存在的不足之处有：1、由于面包板面积的限制，没

18、有设计更多的附加功能； 2、由于没有很好的排版，导致有些线交错。 参考文献【1】电子技术基础数字部分（第四版） 高等教育出版社，康华光【2】电子技术与课程设计，电子科技出版社，高吉祥【3】多功能数字钟电路设计与制作【4】电子技术实验指导（修订版） 贵州科技出版社，王榆节 窦勤耘致谢： 本次课程设计，让我们有机会将书本上学习的理论知识运用到实际中，通过本次设计，将书本上抽象的东西实际化，让我更深一层的了解到各个芯片电路；同时也让我了解了电路设计的基本步骤，了解了关于数字钟的原理与设计理念，要设计一个电路首先要进行软件模拟仿真，然后再进行实际的电路制作。但是最终的成品不一定与仿真时完全一样，因为，

19、在实际接线中有着各种各样的条件约束。又或者在仿真中无法成功的电路接法，在实际中因为芯片本身的特性而能够成功。所以设计时应考虑两者的差异，从中找出最适合的设计方法。通过这次学习，让我对各种电路都有了更深一层的了解。课程设计的过程中，由于对理论掌握的不熟练，或者是操作过程中发生失误，都会导致最后结果出不来。至善至美，是人类永恒的追求。但是，不从忘却“金无足赤，人无完人”，我们换种思维方式，去恶亦是至善，改错亦为至美。在课程设计过程中，我们不断发现错误，不断改正，不断领悟，不断获取。最终的检测调试环节，本身就是在践行“过而能改，善莫大焉”的知行观。对我们电子信息专业的本科生来说，实际能力的培养至关重

20、要，而这种实际能力的培养单靠课堂教学是远远不够的，必须从课堂走向实践。这也是一次预演和准备毕业设计工作。通过课程设计，让我们找出自身状况与实际需要的差距，并在以后的学习期间及时补充相关知识，为求职与正式工作做好充分的知识、能力准备，从而缩短从校园走向社会的心理转型期。作为整个学习体系的有机组成部分，课程设计虽然安排在两周进行，但并不具有绝对独立的意义。它的一个重要功能，在于运用学习成果，检验学习成果。运用学习成果，把课堂上学到的系统化的理论知识，尝试性地应用于实际设计工作，并从理论的高度对设计工作的现代化提出一些有针对性的建议和设想。检验学习成果，看一看课堂学习与实际工作到底有多大距离，并通过

21、综合分析，找出学习中存在的不足，以便为完善学习计划，改变学习内容与方法提供实践依据。通过课程设计，我还更加明白了一个真理。引脚悬空呈现大电阻特性即高电平，不为则不知，无为则无知，实践出真知。课程设计达到了专业学习的预期目的。在一个星期的课程设计之后，我们普遍感到不仅实际动手能力有所提高，更重要的是通过对设计过程的了解，进一步激发了我们对专业知识的兴趣，并能够结合实际存在的问题在专业领域内进行更深入的学习。这次课程设计是对这学期数字逻辑课程所学内容的一次综合练习，从中不仅强化了我对教材中知识的理解和掌握。而且也拓展了我在数字电子技术方面的知识，和对自己所学专业的认识。课程设计更是一个把所学知识应

22、用于实践的过程，它对我动手能力的提高不言而喻。同时我从这次课设中知道：知识不仅仅是写在书本上的文字和死板的理论，它更是指导我们实践的工具。一些比较简单的逻辑器件，经过一定的理论知识分析，将它们组合在一起就构成了我们生活中普遍应用，几乎必不可少的电子时钟。完成课程设计的任务以后，看到自己的成果感到很有成就感，从而加强了自己对本课程的兴趣，更加有利于对本课程方面知识的进一步拓展性学习。 首先在这里我要感谢学校给我们这样一次实践的机会，通过这次实践让我对书本知识更加理解。其次我要感谢指导老师们，如果没有他们的耐心指导，这次的课程设计将不会这么顺利完成，所以我在这里向指导老师们致谢了。最后我要感谢我的同学，在课程设计的过程中，大家互相帮助，共享知识，让这次课程设计更加顺利的进行下去，所以在这里我也要向同学们致谢，感谢大家发扬了同学爱。总而言之一句话，谢谢你们！附录：（1）、设计电路（二）、实物连接图（3）、元件功能表及引脚图 1、74LS90功能表 2、74LS90引脚图 3、CD4511引脚图4、CD4511功能表 5、74LS00引脚图（四）、元器件清单序列名称型号数量1计数器74LS9072与非门74LS003555定时器4译码器CD45115电容0.1uF、0 . 0 1 u F1、16电阻3.3k、5.1k、12k1、1、1导线若干8显示器LED共阴极数码管