数据采集系统微机原理课设Word格式文档下载.docx

1、具有8路模拟输入 中断方式二、设计方案论证考虑本数据采集系统要求，该系统的功能框图如下：图1 系统功能框图（一）AD转换器的选择根据AD转换器基本原理及特点，可以分为以下类型：积分型、逐次逼近型、并行比较型/串并行型、-调制型、电容阵列逐次比较型及压频变换型。1）积分型（如TLC7135） 积分型AD工作原理是将输入电压转换成时间（脉冲宽度信号）或频率（脉冲频率），然后由定时器/计数器获得数字值。其优点是用简单电路就能获得高分辨率，但缺点是由于转换精度依赖于积分时间，因此转换速率极低。初期的单片AD转换器大多采用积分型，现在逐次比较型已逐步成为主流。2）逐次比较型（如ADC0809）逐次比较型

2、AD由一个比较器和DA转换器通过逐次比较逻辑构成，从MSB开始，顺序地对每一位将输入电压与内置DA转换器输出进行比较，经n次比较而输出数字值。其电路规模属于中等。其优点是速度较高、功耗低，在低分辩率（12位）时价格很高。3）并行比较型/串并行比较型（如TLC5510）并行比较型AD采用多个比较器，仅作一次比较而实行转换，又称FLash（快速）型。由于转换速率极高，n位的转换需要2n-1个比较器，因此电路规模也极大，价格也高，只适用于视频AD转换器等速度特别高的领域。串行比较型AD结构上介于并行型和逐次比较型之间，最典型的是由2个n/2位的并行型AD转换器配合DA转换器组成，用两次比较实行转换，

3、所以称为Half flash（半快速）型。还有分成三步或多步实现AD转换的叫做分级（Multistep/Subrangling）型AD，而从转换时序角度又可称为流水线（Pipelined）型AD，现代的分级型AD中还加入了对多次转换结果作数字运算而修正特性等功能。这类AD速度比逐次比较型高，电路规模比并行型小。4）-（Sigma?/FONTdelta）调制型（如AD7705） -型AD由积分器、比较器、1位DA转换器和数字滤波器等组成。原理上近似于积分型，将输入电压转换成时间（脉冲宽度）信号，用数字滤波器处理后得到数字值。电路的数字部分基本上容易单片化，因此容易做到高分辨率。主要用于音频和测量

4、。5）电容阵列逐次比较型 电容阵列逐次比较型AD在内置DA转换器中采用电容矩阵方式，也可称为电荷再分配型。一般的电阻阵列DA转换器中多数电阻的值必须一致，在单芯片上生成高精度的电阻并不容易。如果用电容阵列取代电阻阵列，可以用低廉成本制成高精度单片AD转换器。最近的逐次比较型AD转换器大多为电容阵列式的。6）压频变换型（如AD650）压频变换型（Voltage-Frequency Converter）是通过间接转换方式实现模数转换的。其原理是首先将输入的模拟信号转换成频率，然后用计数器将频率转换成数字量。从理论上讲这种AD的分辨率几乎可以无限增加，只要采样的时间能够满足输出频率分辨率要求的累积脉

5、冲个数的宽度。其优点是分辩率高、功耗低、价格低，但是需要外部计数电路共同完成AD转换。考虑到设计指标要求8路模拟输入，可采用的A/D转换器有多种如：AD574、ADC0809、ADC0804等，但是ADC0809本身具有8路模拟输入端，不需要多路开关，考虑节省硬件开支故采用ADC0809作为模数转换器。ADC0809的技术指标如下 ：1主要特性1）8路8位AD转换器，即分辨率8位。2）具有转换起停控制端。3）转换时间为100s4）单个5V电源供电 5）模拟输入电压范围05V，不需零点和满刻度校准。6）工作温度范围为-4085摄氏度 7）低功耗，约15mW。2内部结构 ADC0809是CMOS单

6、片型逐次逼近式AD转换器，内部结构如图2所示，它由8路模拟开关、地址锁存与译码器、比较器、8路开关树型D/A转换、逐次逼近型寄存器、三态输出锁存器等其它一些电路组成。因此，ADC0809可处理8路模拟量输入，且有三态输出能力，既可与各种微处理器相连，也可单独工作。输入输出与TTL兼容。图2 ADC0809内部结构框图图3 ADC0809管脚图3外部引脚功能 ADC0809芯片有28条引脚，采用双列直插式封装，如图3所示。下面说明各引脚功能。IN0IN7：8路模拟量输入端。2-12-8：8位数字量输出端。ADDA、ADDB、ADDC：3位地址输入线用于选择8路模拟输入中的一路，如表1表1 ADD

7、A、ADDB、ADDC真值表ALE：地址锁存允许信号，输入，高电平有效。START： AD转换启动信号，输入，高电平有效。EOC： AD转换结束信号，输出，当AD转换结束时，此端输出一个高电平（转换期间一直为低电平）。OE：数据输出允许信号，输入，高电平有效。当AD转换结束时，此端输入一个高电平，才能打开输出三态门，输出数字量。CLK：时钟脉冲输入端。要求时钟频率不高于640KHZ。REF（+）、REF（-）：基准电压。Vcc：电源，单一5V。GND：地。ADC0809的工作过程是：首先输入3位地址，并使ALE=1，将地址存入地址锁存器中。此地址经译码选通8路模拟输入之一到比较器。START上

8、升沿将逐次逼近寄存器复位。下降沿启动 AD转换，之后EOC输出信号变低，指示转换正在进行。直到AD转换完成，EOC变为高电平，指示AD转换结束，结果数据已存入锁存器，这个信号可用作中断申请。当OE输入高电平 时，输出三态门打开，转换结果的数字量输出到数据总线上。（二）中断控制器的选择1、中断系统功能与组成1）中断系统应具有的功能多中断源请求，软件可禁止与允许每个请求。中断优先级判别功能，响应优先级别最高的请求。中断嵌套功能，高级别中断可中断较低级别的中断。响应中断后，能自动转向中断处理程序，处理结束后自动返回主程序。2）中断系统的组成微处理器应有处理中断请求的机制与相关硬件电路：接收请求，响应

9、请求，保护现场，转向中断服务程序，处理完返回。外围应有一个与处理器匹配的中断控制器：管理多个中断源，优先级裁决，中断源屏蔽等功能。依处理器的结构编写中断处理程序，安排相关的系统初始化。2、本次设计中断控制器选用82591）可编程中断控制器8259功能、内部结构及外部引脚定义（1）可编程中断控制器8259功能和内部结构 中断请求寄存器（IRR）：8位寄存器，可寄存储 8 个请求输入（IR0-IR7）的状态。 优先权裁决器：对请求源与正在被服务的中断级进行比较，裁决出优先级最高者。 中断服务寄存器（ISR）：8位，与IRR对应，记录正被处理的请求。IRn被响应，ISRn被置1；IRn处理结束， I

10、SRn置0。 中断屏蔽寄存器（IMR）：8位，某位置1对应IRR位的请求被屏蔽。控制逻辑：寄存8259的命令字，多种工作方式的控制，向处理器发INT，接收。级联缓冲器/比较器：多片8259级联时，对从片的标识码进行寄存与比较。图4 8259内部结构图（2） 8259的外部引脚信号 图5 8259外部引脚图8259的主要引脚信号说明 D7-D0：双向数据总线, 与系统数据总线连接。:片选信号,低电平有效，确定芯片在系统I/O空间位置。A0: 地址线,8259占相邻的2个I/O地址,与CS信号配合,A0=0选偶端口,A0=1选奇端口。 CAS2-CAS0: 双向级联线。在主从级联结构中，主片输出，

11、从片输入。主片发从片标识码，从片比较，符合时输出中断类型码。：双向信号，低电平有效。输入时为SP，硬接线确定主从（主片SP接高电平）；输出时为EN，作为DB缓冲允许。INT：中断请求，输出，与CPU的INTR脚相连，向CPU发出中断请求。中断响应，低电平有效，输入，与8086/88相连。2） 8259A的工作方式 （1） 优先级方式选择 a）全嵌套方式：固定优先级,IR0最高,IR7最低。b）特殊全嵌套:与a）基本相同,响应同级中断请求 c）优先级自动循环：某级被响应后，降为最低。如IR4被响应后，优先级顺序变为： IR5,IR6,IR7,IR0,IR1,IR2,IR3,IR4。d）优先级特殊

12、循环方式：编程指定最低优先级，其它同c）。（2）屏蔽中断方式选择 a）普通屏蔽方式选择：对应IMR为1的位中断请求将被屏蔽。 例如：IMR=00001100，则IR2、IR3的中断请求被禁止。b）特殊屏蔽方式: 执行中断程序时,动态改变优先级结构,屏蔽本级,允许较低级请求被服务。（3）中断结束方式：ISRn被清0，中断结束。a）自动结束方式：8259收到后自动把中断在服务寄存器ISRn位清0（适用于单片8259和中断无嵌套的情况）。b）一般结束方式：8086发命令清除中断在服务寄存器ISR中的最高的置1位清0，结束中断（在全嵌套方式下使用）。c）特殊结束方式：编程向8259发出一条特殊中断结束

13、命令，将中断在服务寄存器ISR中指定位清0（在非全嵌套方式下使用）。（4）中断请求信号触发方式选择 a）边沿触发方式。8259的IR0-IR7输入端出现低电平到高电平的正跳变信号，表示有中断请求。出现正跳变信号后，允许高电平保持。b）电平触发信号。 8259的IR0-IR7输入端出现高电平信号时，表示有中断请求。该请求信号必须在中断服务程序中的中断结束命令执行前予以撤消，否则会引起不应有的第二次中断。3） 8259的命令字 8259工作方式设定及运行中的控制，均由8086发来的命令字（1字节代码）决定。命令字分初始化命令字和操作命令字两种，系统向8259两个端口之一写入。8259根据接收命令字

14、的端口号，特征位及顺序决定命令字的属性。（1）初始化命令字（Word,ICW） ICW1-ICW4四个初始化命令字,有接收顺序要求。 8259初始化流程如下 ：（a）ICW1的格式与定义：芯片控制 LTIM=1中断请求电平触发, LTIM=0中断请求边沿触发。SNGL=1单片8259系统，SNGL=0多片8259系统。AD1在8088/8086系统中不起作用。IC4在8088/8086系统中恒为1。（b）ICW2的格式和定义：中断类型码设定 ICW2用来指定8259的8个中断请求IR7-IR0的中断类型码。其中T7-T3由程序写入，最低3位（D2-D0）根据当前正在响应的中断请求IRn的n值自

15、动填入。例如：若ICW2为40H，则IR0-IR7所对应的中断类型码为40H。41H，42H，43H，44H，45H，46H，47H。（c）ICW3的格式和定义：在多片8259系统中，其格式和含义依主片、从片而定。主片的格式： 若主片的IR0-IR7的某个引脚上连接从片8259，则ICW3的该位为1。 从片的格式：ID2-ID0的值取决于本从式的INT输出端连接到主片IR哪个输入端。例如，连接到IR7，则 ID2ID1ID0=111 从片的CAS2-CAS0接收从主片8259发来的编码，并与本身的ICW3中的ID2-ID0比较，若相等，则在中断响应过程中，将自己的中断类型码送CPU。（d）IC

16、W4的格式和定义：工作方式设定 SFNM=1特殊全嵌套、SFNM=0非特殊全嵌套。AEOI=1中断自动结束、AEOI=0一般中断结束。BUF=0，DB无缓冲，用作；BUF=1，DB有缓冲，主从片软件定。（当BUF=1时），M/S=1为主片、M/B=0为从片。PM=1，8086系统； PM=0，8085系统。（三） 并行接口选择本次设计采用8255作为并行接口，8255外部引脚如图6图6 8255外部引脚1、8255的主要性能参数为（1）共有4个端口：A口连 8位并行PA口线B口连 8位并行PB口线C口连 8位并行PC口线控制端口 （2） 三种工作方式。 （3）可提供中断和查询数据传输方式。 （

17、4）可直接与系统总线相连。2、内部组成及引脚功能如图图7 8255内部组成（1） 与CPU接口部分 缓冲器：8位双向三态缓冲器。 读写逻辑：对A口、B口、C口读/写控制，对控制口写控制字。（2）与外设接口部分 A口：8位输出锁存、8位输入缓冲。B口：C口：（3）引脚功能1CPU与8255交换数据引脚RESET:复位输入线，当该输入端外于高电平时，所有内部寄存器（包括控制寄存器）均被清除，所有I/O口均被置成输入方式。D0D7:三态双向数据总线，8255与CPU数据传送的通道，当CPU 执行输入输出指令时，通过它实现位数据的读/写操作，控制字和状态信息也通过数据总线传送。CS:片选信号线，当这个

18、输入引脚为低电平时，表示芯片被选中，允许8255与CPU进行通讯。RD:读信号线，当这个输入引脚为低电平时，允许8255通过数据总线向CPU发送数据或状态信息，即CPU从8255读取信息或数据。WR:写入信号，当这个输入引脚为低电平时，允许CPU将数据或控制字写入8255。A0、A1：内部寄存器寻址。 A1 A0 0 0 读写A口 0 1 读写B口 1 0 读写C口 1 1 写控制寄存器 与I/O设备交换数据引脚PA0PA7：A口的8位输入/输出线。PB0PB7：B口的8位输入/输出线。PC0PC7：有如下用途：作为8位输入/输出线；作为两个4位输入/输出线：PC0PC3、PC4PC7;可对每

19、一位实现按位“置位”或“复位”控制;作为8255的状态口;专用联络信号线。3、工作方式控制字 8255有三种工作方式：方式0、方式1、方式2。两组端口可分别指定不同的工作方式。每组端口在某种工作方式下，并不要求各信号同为输入或同为输出，而是可以分别指定。方式选择控制字的格式如图8所示图8 8255方式选择控制字4、PC口控制字 PC口的各信号线常作为控制线来使用，因此，经常需要单独对每根信号线置1或置0。这种操作用向PC口控制字寄存器送出PC口控制字来实现。PC口控制字格式如图9 所示。图9 PC口控制字（四）LED驱动器件选择 本次设计要求译码显示驱动LED数码管的器件有多种，考虑到数码管最

20、后显示位数及软件编程的可行性，采用ICM7218驱动芯片。 ICM7218是MAXIM公司生产的7段共阴极LED数码管的驱动芯片,每一片ICM7218最多可以驱动8位LED数码管。它集BCD译码器、多路扫描器、段驱动和位驱动于一体,内含8X8位SRAM,可保存8位LED数据。还有一个控制逻辑单元,写入控制字协调整个芯片正常运作。并可多个ICM7218并联使用。外围接口电路简单,使用方便。ICM7218芯片管脚图如下：图10 ICM7218芯片管脚图1、ICM7218的主要性能快速获取时间为200ns低功耗CMOS设计供电电源为6V输出驱动电流为500mA节驱动电流为100mA工作温度为-20。

21、C +85。C存储温度为-20。C +60。2、ICM7218的工作原理ICM7218芯片具有典型的8位并行数据接口,显示数据和控制字都是8位的字节。控制寄储器与8X8位SRAM之间与数据总线转换由MODE控制,MODE=“1”,选择控制寄储器;MODE=“0”,选择8X8位SRAM。当要更改显示数据时,一定先要写入控制字节,接着按顺序写入8个要显示的数据即可。控制非常方便,程序简单。要写入控制字,先将MODE信号置“1”,CPU将控制字送到数据线上,然后CPU送出一写入信号到ICM7218脚上,即可将控制字节写控制寄存器。写入显示数据一定要紧接着控制字后写入,将MODE信号置“0”,CPU将

22、数据送到数据线上,然后CPU送出一写入信号到ICM7218的脚上,即可将第一个显示数据写入8X8位SRAM中。这样连续重复8次就完成SRAM中的显示数据。ICM7218芯片有两种译码方式:十六进制译码和BCD译码。由控制字决定。ICM7218芯片管脚图、管脚说明及译码方法如下：名称引脚号说明SEGA-SEGF16-1820-23七段驱动管脚DIGIT1-DIGIT81-424-27八位选择管脚ID0-ID75-710-14八位数据接口管脚8数据写入控制管脚MODE9区分显示数据、控制字管脚D.P15小数点显示管脚VCC19接+5V电源管脚GND28接地管脚表2 ICM7218芯片的引脚说明ID

23、3ID2ID1ID0十六进制BCD1234567A-bEHdLPF全黑表3 ICM7218芯片译码方法（五） LED（Light Emitting Diode）显示器（七段数码管）LED显示器在许多的数字系统中作为显示输出设备，使用非常广泛。它的结构是由发光二极管构成如图12所示的a、b、c、d、e、f和g七段，另外每个LED还有一个发光段dp，一般用于表示小数点。LED内部的所有发光二极管有共阴极接法和共阳极接法两种（如图11），即将LED内部所有二极管阴极或阳极接在一起并通过一个引脚引出，并将每一发光段的另一端分别引出到对应的引脚，LED的引脚排列一般如图12所示，使用时以具体型号的LED

24、资料为依据。通过点亮不同的LED字段，可显示数字0，1,，9和A，B，C，D，E，F等不同的字符及自定义一些段发光代表简单符号。图11 （a）共阳极 （b）共阴极图12 LED引脚图使用时要根据LED正常发光需要的电流参数估算限流电阻取值。电阻取值越小，电流大，LED会更亮，但要注意长时间过热使用烧坏LED。LED多数情况用于显示十进制数字，要将09的数字用7段显示，必须将数字转换为LED对应七段码的信息，比如，要显示“0”，就是让a、b、c、d、e和f段发光，显示“1”，让b和c段发光，等等。然后根据LED是共阴极还是共阳极接法确定LED各输入端应接逻辑1还是逻辑0，如果是共阳接法，要显示“

25、0” 时，a、b、c、d、e和f段就要输入逻辑0，共阴极接法则恰巧相反。也就是说，对于共阴极和共阳极两种不同的接法，显示同一个字符时，对应的显示段码是不同的，互为反码。表4列出了这两种接法下的字形段码关系表。表中的段码数字是以LED的8段与二进制字节数以下列对应关系为前提得到的：比如为了显示“0”，对应共阴极应该使D7D6D5D4D3D2D1D0 = 00111111B，即3FH；对共阳极应该使D7D6D5D4D3D2D1D0 = 11000000B，即C0H。由表中可以看出，对于同一个显示字符，共阴极和共阳极的七段码互为反码。显示字符共阴极段码共阳极段码3FHC0H39HC6H06HF9HD5EHA1H5BHA4H79H86H4FHB0H71H8EH66H99H80H7FH6DH92H73H82H7DHU3EHC1H07HF8HT31HCEHY6EH91H6FH90H8.FFH00H77H88H“灭”B7CH83H自定义表4 7段LED显示器字符段码表三、硬件电路连接 根据以上各功能部件的选择，按照各自的硬件连接要求及相互之间在本次设计中的关系，做出本次设计的硬件连接图如图13。