计算机组成原理模拟试题ABC卷Word文档格式.docx

1、B.关中断指令;C.开中断指令;D.软件10.计算机中表示地址时，米用 D 。A.原码;B.补码;C.反码;D.无符号数。11.运算器由许多部件组成，其核心部分是 B.A.数据总线;B.算术逻辑运算单元;C.累加寄存器;D.多路开关。12.当定点运算发生溢出时，应该执行以下操作 CA.向左规格化;B.向右规格化;C发出出错信息;D.舍入处理。E.某计算机字长是16位，存储容量是1MB，按字编址，它的寻址范围是 A 。14.直接、间接、立即三种寻址方式指令的执行速度，由快至慢的排序是 C,A.直接、立即、间接;B.直接、间接、立即;C.立即、直接、间接;D.立即、间接、直接。15.以下叙述中错误

2、的是 BA指令周期的第一个操作是取指令;B.为了进行取指令操作，控制器需要预先得到相应的指令;C.取指令操作是控制器自动进行的；D.指令第一字节含操作码。A.指令的地址码字段存放的一定是操作数；B.指令的地址码字段存放的一定是操作数地址;C.运算结果通常存放在其中一个地址码所提供的地址中;D.指令的地址码字段存放的一定是操作码。17. DMA访问主存时，让CPU处于等待状态，等DMA 的一批数据访问结束后,A.停止CPU访问主存;B.周期挪用;C. DMA与CPU交替访问;D.DMA。18.在CPU的寄存器中，_B 用户是完全透明的。A.程序计数器;B.指令寄存器;C.状态寄存器;D.通用奇存

3、器。19.以下叙述 C 是正确的。A.外部设备一旦发出中断请求，便立即得到 CPU的响应;B.外部设备一旦发出中断请求，CPU应立即响应;C中断方式一般用于处理随机出现的服务请求;D.程序查询用于键盘中断。20.微程序放在 B 中。A存储器控制器;B.控制存储器;C主存储器;D. Caches、计算题1、设机器数字长为8位（含1位符号位在内），写出真值-1364对应 的原码、反码和补码形式;解：首先写出真值-1364的二进制代码形式：即-1364二-0.00110103）由原码求出对应的补码:1.1100110。2、已知 X = -0.10101, Y 二 +0.110111）求X+Y补和X-

4、Y卜,采用双符号位方案判别运算结果是否溢出。解: 采用双符号位方案，X补= 11.01011, Y补=00.11011, -Y补=11.00101 则：X+Y4=X补+Y补= 11.01011+00.11011=00.00110 运算结果的两 个符号位相同，无溢出。X-Y补=X补+-Y补= 11.01011 + 11.00101 = 10.10000 运算结果的两个符 号位不相同，溢出。2）计算XX Y原二？写出详细计算步骤。,C=| Y|=11011 （存放乘数）设寄存器A=00.00000 （初始部分积）步数条件操作AC Cn00.00000.11011第1步Cn =1+B+00.1010

5、100.1010100.010101.1101第2步00.1111100.0111111.110第3步Cn =0+0+00.00000f00.00111111.11第4步00.1110000.011100111.1第5步B=|X|=00.10101 （存放被乘数）01.00011J判断位加符号位SeSf=1，得原码乘法的乘积为XX Y原=1.1000110111 3、已知 X=211X 0.101100, Y=2-10X（ -0.100100）用浮点规格化补码加法求X+丫补（阶码、尾数均用补码表示）， 要求写出计算步骤。X补= 1,101, 00.101100 Y补=1,110, 11.011

6、100 浮点补码格式1）判零，对阶，X尾右移 阶码加1, X补= 1,110, 00.010110。対阶后尾数求和，X+丫补= 1,110, 11.110010。2）尾数规格化X+丫尾左移2位，阶码减2,得最后结果:X+Y=1,100, 11.001000,即 X+Y二2100X （- 0.111000）三、简答题1、中断响应的条件是什么？中断响应主要完成哪些操作?参考答案：CPU响应中断的条件如下:1）有中断请求;2） CPU允许中断，即中断允许状态IF=1 （或EINT=1）;3） 条指令执行结束。中断响应主要完成的操作包括:1）保护程序的断点;2）关中断;3）转中断服务程序入口。上述操作

7、，在中断周期中，由硬件（中断隐指令）完成。2、简要说明动态RAM的各种刷新方式及其特点。动态RAM的刷新方式有集中式刷新、分散式刷新、异步式刷新和透明式刷新等四种方式。集中式刷新的特点：在最大刷新间隔时间内，集中安排一段时间进行刷新。其缺点是进行刷新时必须停止读、写操作。这对主机而言是个“死区”分散式刷新的特点：刷新工作安排在系统的存取周期内进行， 对主机而言不 再有“死区”。但该方式加长了系统的存取周期，存在无谓刷新，降低了整机运 行效率。因此，分散方式刷新不适用于高速存储器。异步式刷新的特点：结合了上述两种方式的优点，充分利用了最大刷新间隔。透明式刷新的特点:该方式不占用CPU时间，对CP

8、U而言是透明的操作;但控制线路复杂。3、比较组合逻辑控制方式和微程序控制方式的优缺点。1）组合逻辑控制器的优点是运行速度快，缺点是设计与实现复杂，调试或修改困难，但随着EDA工具的成熟，该缺点已得到很大缓解。2）微程序的控制器的优点是结构规整，设计效率高，易于修改，适用于实现系列计算机产品的控制器，缺点是运行速度慢。四、分析设计题1、采用4KX 8的RAM芯片，构成8KX 16的存储器。1）画出存储器的逻辑框图，图中标明信号线的种类、方向、条数。2）用十六进制写出该存储器占用的地址空间。2、设CPU中各部件及其相互连接关系如下图所示。图中 W是写控制标志,R是读控制标志，PC具有自动加1功能。

9、此外，还有B、C、E、F、H、L等6个 寄存器，它们各自的输入端和输出端都与内部总线 Bus相连，并分别受控制信号控制。对于指令ADD B C （指令功能：（B） + （C）TB,二者均为寄存器直接寻 址方式），要求写出完成该指令所需要的全部微操作及节拍安排（要求：从取指 令开始）计算机组成原理课程模拟试题 B卷、单项选择题1 . CPU响应中断的时间是 C2.在运算器中不包含 D 03.总线中地址线的作用是 C 0.只用于选择存储器单元;.由设备向主机提供地址;.即传送地址又传送数据。4 .存取周期是指 B 0A存储器的写入时间;B.存储器进行连续写操作允许的最短间隔时间;C.存储器进行连续

10、读或写操作所允许的最短间隔时间;D.指令执行时间。5.存放欲执行指令的寄存器是 DPC;6 .计算机中表示地址时，采用 D7.采用变址寻址可扩大寻址范围，且 _C_。A.变址寄存器内容由用户确定，在程序执行过程中不可变;B.变址寄存器内容由操作系统确定，在程序执行过程中可变;C变址寄存器内容由用户确定，在程序执行过程中可变;D.变址寄存器内容由操作系统确定，在程序执行过程不中可变&一个512KB的存储器，其地址线和数据线的总和是9.设机器字长为 64位，存储容量为128MB若按字编址，它的寻址范围是A尾数的符号位与第一数位不同;B.尾数的第一数位为1,数符任意;C尾数的符号位与第一数位相同;D

11、.阶符与数符不同。11.I/O与主机交换信息的方式中，中断方式的特点是 A.CPU与设备串行工作，数据传送与主程序串行工作;B.CPU与设备串行工作，数据传送与主程序并行工作;C.CPU与设备并行工作，数据传送与主程序串行工作;D.CPU与设备并行工作，数据传送与主程序并行工作。设寄存器内容为11111111,若它等于-127，则为_B.D.移码。13.在程序的执行过程中，Cache与主存的地址映象是由A.程序员调度的;B.操作系统管理的;C由程序员和操作系统共同协调完成的;D硬件自动完成的。14.I/O采用统一编址时，进行输入输出操作的指令是A.控制指令；B.访存指令；C输入输出指令;D.程

12、序指令。A指令的地址码字段存放的一定是操作数;B.指令的地址码字段存放的一定是操作数地址；D指令的地址码字段存放的一定是操作码。16.总线的异步通信方式 AA不采用时钟信号，只采用握手信号;B.既采用时钟信号，又采用握手信号；C既不采用时钟信号，又不采用握手信号;D采用时钟信号，不采用握手信号。17.CPU不包括 C 。A.地址寄存器；B.指令寄存器IR;C.地址译码器;D通用寄存器。18.当定点运算发生溢出时，应该执行以下操作B.向右规格化；19.在中断周期中，由 D_J将允许中断触发器置“ 0”A.关中断指令;B.机器指令；D.中断隐指令。20.下述说法中 B 是正确的。A.EPROM是可

13、改写的，因而也是随机存储器的一种;B.EPROM是可改写的，但它不能用作为随机存储器用;C.EPROMR能改写一次，故不能作为随机存储器用;D.EPROM是可改写的，但它能用作为随机存储器用。二、计算题已知x = -0.1011, y = +0.1101,机器数的符号位采用双符号位表示。1. X 原=？ 丫原二?2.X 补=? 丫补=?3. X+Y补=? X-Y补=?并分别讨论其溢出情况。4.3.X+Y补=X 补 + 丫卜=11.0101+00.1101=00.0010 结果的两个符号位相同，无溢出。X-Y补=X 补+- Y卜=11.0101 + 11.0011 = 10.1000结果的两个符

14、号位不相同，为10,产生下溢。1、I/O设备与主机交换信息时，共有哪几种控制方式？简述它们的特点。参考答案:I/O设备与主机交换信息时，共有5种控制方式：程序查询方式、程序中断方式、DMA 方式、I/O通道方式和I/O处理机方式。其中前 3种方式是基本的且广泛应用的控制方式。程序查询方式的特点： 控制简单，硬件开销小； CPU与外设是串行工作的，系统效率 低。适用于CPU不太忙且传送速度要求不太高的场合。程序中断方式的特点：CPU和外设可并行工作，提高了 CPU的效率，不仅适于主机和CPU较忙，传送速度不外设之间的数据交换，还特别适于对外界随机事件的处理。适用于 太高的系统中，尤其适合实时控制

15、及紧急事件的处理。DMA方式的特点：完全由硬件（DMA控制器）负责完成信息交换，信息传递从以CPU为中心，转为以内存为中心， CPU和外设可并行工作，对高速大批量数据传送特别有用。但 缺点是只能进行简单数据交换，电路结构复杂，硬件开销大。2、说明微程序控制器的基本工作原理。1）将控制器所需要的微操作命令，以微代码的形式编成微指令，存在专门的控制存储器中;2）CPU执行机器指令时，从控制存储器中取出微指令;3）对微指令中的操作控制字段进行解释，即产生执行机器指令所需的微操作命令序列。3、试比较静态RAM和动态RAM的特点。1）静态RAM的特点：依靠双稳态触发器保存信息，不断电信息不丢失；功 耗较

16、大，集成度较低，速度快，每位价格高，适合于作 Cache或存取速度要求较 高的小容量主存。2）动态RAM的特点：依靠电容存储电荷来保存信息，需刷新电路进行动态刷新；功耗较小，集成度高，每位价格较低，适合于作大容量主存。1、采用1KX 4的RAM芯片，构成4KX 8的存储器。1）画出存储器的逻辑框图，图中标明信号线的种类、方向、条数2、单总线结构主机框图如下，存储器按字编址。指令格式为ADD Ro ,（ R3）；源操作数R3为寄存器间接寻址，目的操作数R0为寄存器直接寻址。操作形式为:（Ro）+（R3）7 Ro）。写出该指令的执行流程（从取指令开始）。计算机组成原理课程模拟试题 C卷A.采用十进

17、制表示数据和指令;B.预先存储程序;C.堆栈操作;存储器按内容选择地址。A.控制器能理解、解释并执行所有的指令及存储结果;B. 一台计算机包括运算器、控制器、存储器、输入设备和输出设备等五大组成成部分;C所有的数据运算都在CPU的控制器中完成;以上答案都正确。A.存储器;B.运算器;C.控制器;D .用户。A.不采用时钟信号，只采用握手信号;B.既采用时钟信号，又采用握手信号;C.既不采用时钟信号，又不采用握手信号;D .既采用时钟信号，又采用握手信号。MAR;MDR;D .IR。6.一个16KX 32位的存储器，其地址线和数据线的总和是 B.A. 48;B.46;C.36;32。A.主存辅存

18、;B. Cache王存;C.Cache-辅存;主存一硬盘。A.可以用于主存与主存之间的数据交换;B.内有中断机制;C.内有中断机制，可以处理异常情况;内无中断机制A.程序查询方式;B.中断方式；C.DMA方式;D.通道。10.微程序放在 B 中。A.存储器控制器;C.主存储器；D.Caches11.计算机中有关ALU的描述， D 是正确的。A.只做算术运算，不做逻辑运算;B.只做加法；C能存放运算结果;D.以上答案都不对。12.设寄存器内容为80H,若它对应的真值是-27,则该机器数是 B。13.浮点数的表示范围和精度取决于 CA.阶码的位数和尾数的机器数形式;B.阶码的机器数形式和尾数的位数

19、;C阶码的位数和尾数的位数;D.阶码的机器数形式和尾数的机器数形式。14.由于CPU内部操作的速度较快，而 CPU访问一次存储器的时间较长，因A.指令周期;B.存取周期;C间址周期;D.执行周期。15.用以指定待执行指令所在地址的是A.指令寄存器;B.数据计数器;C程序计数器;D.累加器。16.一条指令中包含的信息有17.17.存取周期是指 CA.存储器的写入时间;C存储器进行连续读或写操作所允许的最短间隔时间;。18.变址寻址方式中，操作数的有效地址是 _A.基址寄存器内容加上形式地址（位移量）B.程序计数器内容加上形式地址;C.变址寄存器内容加上形式地址;D.寄存器内容加上形式地址。19.

20、中断向量可提供 C 。A.被选中设备的地址;B.传送数据的起始地址；C中断服务程序入口地址;D.主程序的断点地址。20.微指令操作控制字段的每一位代表一个控制信号，这种微程序的控制（编码）方式是 BA.字段直接编码;B.直接编码;C混合编码；D.字段间接编码。1、将十进制数（60.25）10转换成二进制数、八进制数和十六进制数。2、已知x =0.1011,y =-0.1101，符号用双符号位表示。求X+Y补=? X-Y补=?1. （6O.25）io=（1111OO.O1N（74.2）8=（3C.4）6X+YW =X 补 +Y补=00.1011 + 11.0011 = 11.1110 结果的两个

21、符号位相同，无溢出。X-Y补=X 补+- Y卜=00.1011+00.1101=01.1000结果的两个符号位不相同，为01,产生下溢。1、以硬盘读写为例，说明在主机和外设之间进行数据传送，为什么需要采用DMA方式?一些高速外设，如硬盘、光盘等I/O设备，经常需要和主存进行大批量的数据交换；若采用程序查询方式或程序中断方式来完成，即通过 CPU执行程序来完成数据交换，速度较慢，极可能造成数据的丢失，因而不能满足批量数据的高 速传递需求。因此，需要借助于硬件，比如 DMA控制器来实现主存和高速外设之间的直接数据传送。2、计算机中设置Cache的作用是什么？能否扩大 Cache的容量并取代主存，为

22、什么?1）计算机中设置Cache主要是为了解决CPU和主存速度不匹配的问题，在 存储系统中对CPU访存起加速作用。Cache和主存构成了 Cache主存存储层次,从CPU的角度看，该层次的速度接近于Cache,而容量和每位价格却接近于主存。这就解决了存储器的高速度和低成本之间的矛盾;2）不能把Cache的容量扩大到最后取代主存，主要是因为Cache通常由价 格昂贵的双极型半导体器件构成，其每位价格远远高于普通的 MOS型半导体器件构成的主存。若将其容量扩充到主存的容量，整个存储系统的成本会大幅度上 升，因此不能取代主存。3、CPU中设有哪些寄存器？各寄存器的位数由何因素确定?1）CPU中的寄存

23、器主要包括通用寄存器，程序计数器 PC,指令寄存器IR,存储器地址寄存器MAR,存储器数据寄存器 MBR和状态标志寄存器等。2）PC和MAR的位数取决于要访问的地址空间的大小。IR的位数取决于指令字长。通用寄存器及存储器数据寄存器 MBR的位数取决于操作数（或操作数地址）的基本字长。1、采用2KX 4的Intel 2114 RAM 芯片，构成8KX 8的存储器。W是写控制标志，R是E、F、H、L等6个寄存图中读控制标志，PC具有自动加1功能。此外，还有B、C、器,它们各自的输入端和输出端都与内部总线 Bus相连，并分别受控制信号控制。对于指令SUB E H （指令功能：（E）-（H） TE,源操作数为寄存器间接寻址）, 要求写出完成该指令所需要的全部微操作及节拍安排（要求：从取指令开始）