数字电子技术精彩试题及问题详解Word文件下载.docx

1、11. 下图所示电路中， Y1（ Y1A反B ）；Y2 （ Y2A B 反+ A B）；（Y3A B）； Y3 （ Y3A B反 ）。12. 某计数器的输出波形如图1所示，该计数器是（ 5 ）进制计数器。13驱动共阳极七段数码管的译码器的输出电平为（ 低 ）有效。二、单项选择题（本大题共15小题，每小题2分，共30分）（在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。）函数F（A,B,C）=AB+BC+AC的最小项表达式为（ A ） 。AF（A,B,C）=m（0，2，4） B. （A,B,C）=m（3，5，6，7）CF（A,B,C）=

2、m（0，2，3，4） D. F（A,B,C）=m（2，4，6，7）28线3线优先编码器的输入为I0I7 ，当优先级别最高的I7有效时，其输出的值是（ C ）。A111 B. 010 C. 000 D. 1013十六路数据选择器的地址输入（选择控制）端有（ C ）个。A16 B.2 C.4 D.84. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是（ A ）。A. 1011-0110-1100-1000-0000 B. 1011-0101-0010-0001-0000C. 1011-1100-1101-1110-1111 D. 10

3、11-1010-1001-1000-01115已知74LS138译码器的输入三个使能端（E1=1， E2A = E2B=0）时，地址码A2A1A0=011，则输出 Y7 Y0是（ C ） 。A. 11111101 B. 10111111 C. 11110111 D. 111111116. 一只四输入端或非门，使其输出为1的输入变量取值组合有（ A ）种。A15B8 C7D17. 随机存取存储器具有（ A ）功能。A.读/写 B.无读/写 C.只读 D.只写8N个触发器可以构成最大计数长度（进制数）为（ D ）的计数器。 A.N B.2N C.N2 D.2N9某计数器的状态转换图如下，其计数的容

4、量为（ B ）A 八 B. 五 C. 四 D. 三10已知某触发的特性表如下（A、B为触发器的输入）其输出信号的逻辑表达式为（ C ）。ABQn+1说明Qn保持1置0置1翻转A Qn+1 A B. C. D. Qn+1 B11 有一个4位的D/A转换器，设它的满刻度输出电压为10V，当输入数字量为1101时，输出电压为（ A ）。A 8.125V B.4V C. 6.25V D.9.375V12函数F=AB+BC，使F=1的输入ABC组合为（ D ）AABC=000BABC=010 CABC=101DABC=11013已知某电路的真值表如下，该电路的逻辑表达式为（ C ）。A B. C DCY

5、14四个触发器组成的环行计数器最多有（ D ）个有效状态。 A.4 B. 6 C. 8 D. 16 三、判断说明题（本大题共2小题，每小题5分，共10分）（判断下列各题正误，正确的在题后括号内打“”，错误的打“”。1、逻辑变量的取值，比大。（2、D/A转换器的位数越多，能够分辨的最小输出电压变化量就越小（）。3八路数据分配器的地址输入（选择控制）端有8个。4、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。5、利用反馈归零法获得N进制计数器时，若为异步置零方式，则状态SN只是短暂的过渡状态，不能稳定而是立刻变为0状态。（）6在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信

6、号。7.约束项就是逻辑函数中不允许出现的变量取值组合，用卡诺图化简时，可将约束项当作1，也可当作 0。8时序电路不含有记忆功能的器件。9计数器除了能对输入脉冲进行计数，还能作为分频器用。10优先编码器只对同时输入的信号中的优先级别最高的一个信号编码.（）四、综合题（共30分）1对下列Z函数要求：（1）列出真值表；（2）用卡诺图化简；（3）画出化简后的逻辑图。（8分）Z=BC=0（）真值表 （2分） （2）卡诺图化简（2分） A B C Z 0 0 0 0 0 0 1 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1（3） 表达式（2分） 逻辑图（2分） Z=AB+C

7、BC=02试用3线8线译码器74LS138和门电路实现下列函数。（8分） Z（A、B、C）=AB+C 解：C=AB（C+）+C（B+=ABC+AB+BC+= m 1+ m 3+ m 6+ m 7=374LS161是同步4位二进制加法计数器，其逻辑功能表如下，试分析下列电路是几进制计数器，并画出其状态图。74LS161逻辑功能表CTPCTTCPQ3 Q2 Q1 Q00 0 0 0D3 D2 D1 D0 加法计数4触发器电路如下图所示，试根据CP及输入波形画出输出端Q1 、Q2 的波形。设各触发器的初始状态均为“0”（6分）。一、填空题：（每空3分，共15分）1逻辑函数有四种表示方法，它们分别是（

8、 真值表 ）、（ 逻辑图 ）、（ 逻辑表达式 ）和（ 卡诺图 ）。2将2004个“1”异或起来得到的结果是（ 0 ）。3由555定时器构成的三种电路中，（ 施密特触发器 ）和（ 单稳态触发器 ）是脉冲的整形电路。4TTL器件输入脚悬空相当于输入（ 高 ）电平。5基本逻辑运算有: （ 与 ）、（ 或 ）和（ 非 ）运算。6采用四位比较器对两个四位数比较时，先比较（ 最高 ）位。7触发器按动作特点可分为基本型、（ 同步型 ）、（ 主从型 ）和边沿型；8如果要把一宽脉冲变换为窄脉冲应采用 （ 积分型单稳态 ）触发器。9目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（ TTL ）电路和（

9、 CMOS ）电路。10施密特触发器有（ 两 ）个稳定状态.，多谐振荡器有（ 0 ）个稳定状态。11数字系统按组成方式可分为功能扩展电路、功能综合电路两种；12两二进制数相加时，不考虑低位的进位信号是 （ 半 ） 加器。13不仅考虑两个本位（低位）相加，而且还考虑来自 低位进位 相加的运算电路，称为全加器。14时序逻辑电路的输出不仅和_该时刻输入变量的取值_有关，而且还与_该时刻电路所处的状态_有关。15计数器按CP脉冲的输入方式可分为_同步计数器_和_异步计数器_。16触发器根据逻辑功能的不同，可分为_RS触发器 、_T触发器_、_JK触发器_、_T触发器_、_D触发器_等。17根据不同需要

10、，在集成计数器芯片的基础上，通过采用_反馈归零法 、_预置数法_、_进位输出置最小数法_等方法可以实现任意进制的技术器。184. 一个 JK 触发器有 两 个稳态，它可存储 一 位二进制数。19若将一个正弦波电压信号转换成同一频率的矩形波，应采用 多谐振荡器 电路 。20 把JK触发器改成T触发器的方法是 J=K=T 。21N个触发器组成的计数器最多可以组成 2n 进制的计数器。22基本RS触发器的约束条件是 RS=0 。23对于JK触发器，若，则可完成 T触发器的逻辑功能；若，则可完成 D触发器的逻辑功能。二数制转换（5分）：1、（11.001）2（3.2）16（3.125）102、（8F.

11、FF）16（10001111.11111111）2（143.996093）103、（25.7）10（11001.1011）2（19.B）164、（+1011B）原码（01011）反码=（01011）补码5、（-101010B）原码（1010101）反码=（1010101）补码1、 化简等式，给定约束条件为：2 用卡诺图化简函数为最简单的与或式（画图）。化简得 四画图题：（5分）1试画出下列触发器的输出波形 （设触发器的初态为0）。 （12分） 1.2.3.2已知输入信号X，Y，Z的波形如图3所示，试画出的波形。图3 波形图五分析题（30分）1、分析如图所示组合逻辑电路的功能。2试分析如图3所示

12、的组合逻辑电路。 （15分）1）. 写出输出逻辑表达式；2）. 化为最简与或式；3）. 列出真值表；4）. 说明逻辑功能。3. 七、分析如下时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。（20分）图4474161组成的电路如题37图所示，分析电路，并回答以下问题 （1）画出电路的状态转换图（Q3Q2Q1Q0）； （2）说出电路的功能。（74161的功能见表） 题37图六设计题：（30分）1要求用与非门设计一个三人表决用的组合逻辑电路图，只要有2票或3票同意，表决就通过（要求有真值表等）。2. 试用JK触发器和门电路设计一个十三进制的计数器, 并检查设计的电路能否自启动。（14分）七（10分）试说明如图 5所示的用555 定时器构成的电路功能，求出U T+ 、U T- 和U T ，并画出其输出波形。 （10分）图5