触发器1Word格式.docx

1、根据逻辑功能不同：RS触发器、D触发器、JK触发器、T触发器和 触发器等。触发方式不同：电平触发器、边沿触发器和主从触发器等。电路结构不同：基本RS触发器，同步触发器、维持阻塞触发器、主从触发器和边沿触发等。11.2 触发器的基本形式11.2.1 基本RS触发器一、由与非门组成的基本RS触发器1电路结构电路组成：两个与非门输入和输出交叉耦合（反馈延时）。如图4.2.1（a）所示。逻辑符号：图（b）所示。2逻辑功能 与非门的逻辑功能？用DLCCAI或EWB演示基本RS触发器的逻辑功能。（10分钟）工作原理。（边分析边列特性表。以下文字不写板书。）表11.2.1 与非门组成的基本RS触发器的特性表

2、二、由或非门组成的基本RS触发器电路构成：两个或非门的输入和输出交叉耦合而成，图4.2.2（a）所示。提问：或非门的逻辑功能？工作原理在与非门实现的基本RS触发器的基础上稍作变化。或非门组成的基本RS触发器的特性表根据特性表可得到在CP1时的同步JK触发器的驱动表。表11.2.7 同步JK触发器的驱动表四、同步触发器的空翻触发器的空翻：在CP为高电平1期间，如同步触发器的输入信号发生多次变化时，其输出状态也会相应发生多次变化的现象。产生空翻的原因：电平触发方式，在CP高电平期间有效触发.同步触发器由于存在空翻，不能保证触发器状态的改变与时钟脉冲同步，它只能用于数据锁存，而不能用于计数器、移位寄

3、存器和存储器等。后面将介绍几种没有空翻现象的触发器。11.3 边沿触发器为何要用边沿触发器？同步触发方式存在空翻，为了克服空翻。边沿触发器只在时钟脉冲CP上升沿或下降沿时刻接收输入信号，电路状态才发生翻转，从而提高了触发器工作的可靠性和抗干扰能力，它没有空翻现象。边沿触发器主要有维持阻塞D触发器、边沿JK触发器、CMOS边沿触发器等。以下各边沿触发器的具体电路不详细分析其工作原理，只简单了解即可。因为集成触发器的学习以应用时够用为度，不强调内部电路。11.3.1 TTL边沿JK触发器一、电路结构逻辑符号中“ ”表示边沿触发输入。加小圆圈：表示下降沿有效触发不加小圆圈：表示上升沿有效触发二、逻辑

4、功能四、JK触发器构成的T触发器和T触发器T触发器：具有保持和翻转功能的触发器。T触发器：只具有翻转功能的触发器。1JK触发器T触发器令JK触发器的J=K=T T触发器特性方程11.3.2 维持阻塞D触发器 二、逻辑功能与触发方式 逻辑功能1设输入D1 在CP0时，保持。因D1，G6输入全1，输出Q60，它使Q41、Q51。 当CP由0跃变到1时，触发器置1。在CP1期间，线阻塞了置0通路，故称线为置0阻塞线。线维持了触发器的1状态，故称线为置1维持线。2设输入D0因D0，G6输出Q61，这时，G5输入全1，输出Q50。 当CP由0正跃到1时，触发器置0。在CP1期间，线维持了触发器的0状态，

5、故称线为置0维持线。线阻塞了置1通路，故称线为置1阻塞线。可见，它的逻辑功能和前面讨论的同步D触发器的相同。因此，它们的特性表、驱动表和特性方程也相同。 触发方式边沿式维持阻塞D触发器是用时钟脉冲上升沿触发的。因此，又称它为边沿D触发器。三、具有直接置0和置1端的维持阻塞D触发器图4.3.5（a）所示为上升沿触发的维持阻塞D触发器CT7474的逻辑图。 四、D触发器构成的T触发器和T触发器11.4 主从触发器1主从触发器与边沿触发器同样可以克服空翻。2结构：主从结构。内部有相对称的主触发器和从触发器。3触发方式：主从式。主、从两个触发器分别工作在CP两个不同的时区内。总体效果上与边沿触发方式相

6、同。状态更新的时刻只发生在CP信号的上升沿或下降沿。4优点：在CP的每个周期内触发器的状态只可能变化一次，能提高触发器的工作可靠性。主从触发器是在同步RS触发器的基础上发展出来的。各种逻辑功能的触发器都有主从触发方式的，即：主从RS触发器、主从JK触发器、主从D触发器、主从T触发器、主从T触发器。11.4.1 主从RS触发器由两个同步RS触发器串联组成的，上面的为从触发器、下面的为主触发器。G门的作用是将CP反相为 ，使主、从两个触发器分别工作在两个不同的时区内。1当CP1时， 0，从触发器被封锁，保持原状态不变。主触发器工作，接收R、S信号，主触发器的状态按RS逻辑功能更新。2当CP由10时

7、，即CP0、1。主触发器被封锁，不受R、S端输入信号的控制，且保持原状态不变。从触发器跟随主触发器的状态翻转。11.4.2 主从JK触发器逻辑符号中“”：表示主从触发输出。（CP下降沿到来有效）（4.4.4）总结：触发器的两要素：1描述方法：逻辑符号、特性表、驱动表、特性方程 逻辑符号图中“ ”表示边沿触发输入。图中“”表示主从触发输出。 特性表 触发方式1基本RS触发器直接电平触发（低电平有效/高电平有效），无CP2同步触发CP的（高/低）电平期间触发，即在整个电平期间接收信号RS/JK/D/T、在整个电平期间状态相应更新。所以存在空翻。3边沿触发只在CP的或边沿触发即只在CP的或边沿接收信号RS/JK/D/T、只在CP的或边沿状态更新。克服空翻。4主从触发有主、从两个触发器，在CP的高/低电平期间交替工作、封锁。只在CP的高电平期间（或低电平期间）接收信号RS/JK/D/T、只在CP的或边沿总的输出状态更新。用数字逻辑实验箱演示各种集成触发器的逻辑功能和触发方式。现代教学方法与手段：用DLCCAI或EWB演示各种MSI触发器的逻辑功能。集成触发器中常见的直接置0和置1端非号：低电平有效，直接（异步）：不受CP的影响。