计算机组成与体系结构复习大纲Word文件下载.docx

1、 地址总线越宽，可以访问的单元就越多b） 单一总线的问题i. 传输延迟ii. 总线带宽瓶颈c） 总线类型i. 分时复用（地址有效 or 数据有效控制线）ii. 物理专用（分立的数据和地址总线）d） 总线仲裁（集中式&分布式）Chp.4 Cache存储器1. 存储容量，传输单元，可寻址单元（） 1字节 = 8 位 （1Byte = 8 bit）2. 存取方法顺序、直接（当前位置和存取数据位置的距离影响存取时间）随机、关联（存取时间与数据位置无关）3. 性能参数：存取时间、存取周期时间、传输率R （非随机）4. 存储器特性1） 存取时间越短，每位的价格越高2） 容量越大，每位的价格越低3） 容量越

2、大，存取时间越长5. Cache容量的限制1） 更大的Cache意味着更高的价格2） 更高的命中率，但大的Cache比小的稍慢3） 受芯片和电路板面积的限制6. 映射方式1） 直接映射主存中的每一块映射到固定的一行Cache中i = j mod m映射到相同行号的两块不会有相通的标记数抖动现象2） 全关联映射一个主存块可以装载到任意一个Cache行Cache控制逻辑必须同时对每一行中的标记进行检查，看是否匹配（缺点）3） 组关联映射K路组相连V = 2d直接映射全相联映射组相联映射参数标记（s-r）+行（r）+字（w）标记（s）+ 字（w）标记（s-d）+组（d）+字（w）地址长度s+w可寻址

3、单元数2（s+w）块/行大小2w主存的块数2scache行数2r不由地址格式决定k * 2dchche容量2（r+w）/标记长度s-rss-d7. 替换算法a） 硬件实现b） 最近最少使用（LRU）c） 先进先出（FIFO）d） 最不经常使用（LFU）e） 随机8. 写策略（写直达&回写）9. 行的大小随着行的大小从很小到较大的过程中，命中率先是上升，然后下降。命中率刚开始会因为局部性原理而增加局部性原理：被访问字附近的数据可能会在不久的将来被访问到较大的行减少了装入Cache的总行数&当行变得较大时，离所访问的位置较远的字被再次使用的概率较小Chp.5 内部存储器1. 半导体存储器类型a）

4、RAM （Random Access Memory） 读/写 易失性（需要持续供电） 暂时存储 DRAM（用于主存储器） / SRAM（用于Cache）b） ROM （Read-only Memory） Mask ROM 数据一经写入，不可修改 在制造过程中由生产商固化数据 PROM （Programmable ROM） 出厂空白 用户一次写入，不可修改2. 纠错 硬故障永久性的损坏 软差错随机的，非破坏性的 可使用纠错码检测数据M位，校验码K位，实际存储M+K位3. 纠错码 和数据共同存放在存储器中 故障字：两个输入的异或 纠错码/故障字的长度 对于纠错1位 2K -1 = M + KM：数

5、据长度K：纠错码长度4. 故障字设计1） 如果故障字全部是0，则表示没有检测到错误2） 如果故障字仅有1位是1，则表示某一位校验位出错，不需s要纠正3） 如果故障字有多位是1，则故障位的数值就表示出错数据位的位置，将这位取反纠正即可例子见书Chp.6 外部存储器1. 磁盘速度由于在相同角速度下，靠近旋转中心的数据位经过固定点（磁头）的速度要比边缘的数据位慢。（1）恒定角速度外层磁道有效容量少，浪费了外层磁道的数据容量（2）多区段记录将磁盘分成很多个区段，每个区段都是固定角速度的，但区段之间速度不同。这种方法的电路更复杂2. 格式化磁盘附加用户不可见的数据标记磁道和扇区3. 磁盘I/O时序和性能

6、参数1） I/O时序2） 性能参数平均访问时间 = 存取时间 + 传送时间 = 寻道时间 + 旋转延迟 + 传送时间 Ta=Ts+1/（2*r）+b/（r*N）Ta为平均存取时间Ts为平均寻道时间1/（2*r）为平均旋转时间b/（r*N）为数据传送时间r表示磁盘转速，单位一般是rpm,圈/分钟 或 （转/秒）4. 磁盘冗余阵列（RAID）7级标准1） 一组物理磁盘，但在操作系统下视为单一逻辑驱动器2） 数据分布在一组物理磁盘上3） 可将校验信息存放在冗余磁盘空间上，以使得在磁盘损坏时可以恢复数据具体见书RAID 0没有冗余；一组数据倾向于分布在多个磁盘上；轮转条带RAID 1镜像磁盘；轮转条带

7、；非常昂贵RAID 2纠错码存放在校验盘上；大量冗余；未实际应用RAID 3只需一个冗余盘；使用所有数据盘同一位组计算奇偶校验位RAID 4每个磁盘独立操作；校验数据存放在校验盘上；写操作包含两次读和两次写；校验盘成为瓶颈RAID 5轮转方案将校验条带分布在所有的磁盘上；避免了RAID4种校验盘的瓶颈RAID 6 N个数据磁盘需要N+2块磁盘组成RAID65. 光存储器CD-ROMa） 优点：大容量（？），容易大量生产，可更换b） 缺点：只读，不可修改；存取时间较长Chp.7 I/O1. I/O模块的功能1） 控制和定时2） 处理器通信（命令译码、数据传输、状态报告、地址识别）3） 设备通信（

8、命令、状态信息、数据）4） 数据缓冲5） 检错2. I/O技术1. 编程式I/O（PIO）a） 处理器通过I/O模块直接控制外设b） CPU需要等待，直到I/O模块完成操作c） 浪费了CPU时间d） 处理器虚定时不断扫描设备状态i. I/O设备寻址a） 存储映射式I/OI/O设备和内存共享同一片地址空间I/O操作看起来就像内存读写优点：能使用大的指令系统，更有效地编程缺点：占用了宝贵的内存地址空间b） 分离式I/O分离的地址空间需要I/O或内存选择线需要特殊的I/O指令2. 中断驱动式I/Oa） 克服了CPU等待的问题b） 无需CPU周期性的检查状态c） 在就绪时，I/O模块发出中断中断驱动式

9、I/O先发送读取命令，然后I/O自己负责读取数据，CPU继续操作.I/O在数据读取完后给CPU发出中断，CPU立即暂停当前的工作，转向中断处理程序.需要注意的是，转向前要保存现场ii. 确定中断模块（哪个元件发出的中断）多条中断线，软件轮询（速度慢）、菊花链（硬件轮询，向量 中断识别信号在模块间链状传播，向量放入总线上）、总线仲裁（发出中断请求前必须先获得总线控制权，因此一次只有一个模块能占用总线）82C59A编程式I/O和中断驱动式I/O要求CPU的积极参与在传输大量数据时，需要DMA技术3. 存储器直接存取（DMA）a） 功能1. 总线上的附加硬件模块2. DMA接管CPU控制I/O的工作

10、b） DMA操作c） DMA传输周期窃用i. DMA控制器接管总线一个周期ii. 不是一个中断，CPU不保存现场iii. CPU在访问总线前将被挂起如取操作数或者存操作数之前iv. 稍微降低了CPU的速度，但比CPU管理传输要高效d） DMA布局4. I/O通道a） 选择通道b） 多路通道（同时处理多个设备的I/O操作）Chp.9 计算机算数1. 数字的范围16比特2的补码+32767 = 011111111 11111111 = 215-1-32768 = 100000000 00000000 = -2152. 不同长度之间的变换正/负数均使用最高位填充+18 = 00010010+18 =

11、 00000000 00010010-18 = 11101110-18 = 11111111 111011103. 加减法减数求补转换为加法上溢规则两个数相加，若它们同为正数或同为负数，则当且仅当结果符号位变得相反时才出现上溢。（无论是否有进位，都可能出现上溢）正数相加最高位变14. 乘法：布斯算法5. 移码范围：-2（n-1）+1 2（n-1）原始值加上2（n-1）-1后按无符号数转换6. 浮点数a） 范围介于-（2-2-23）X2128和-2-127之间的负数介于2-127和（2-2-23）X2128之间的正数b） 精度23bits有效数：2（-23）c） 浮点表示法并不能表示更多的值，只

12、是沿数轴正负两个方向在更大范围内分布不是等距分布，越靠近e.g. 将十进制数 -0.421875转换成标准32位浮点规格化数1 01111101 1011000000000Chp.10 指令集 特征和功能1. 指令集设计 CISC & RISCa） 操作指令表b） 数据类型c） 指令格式d） 寄存器e） 寻址方式2. 字节顺序 12345678a） 大数端：最高有效字节存放在最低的地址上 12 34 56 78b） 小数端：最高有效字节存放在最高的地址上 78 56 34 12Chp.11 寻址方式和指令格式1. 寻址方式a） 立即寻址b） 直接寻址：EA = A 一次存储器访问，地址空间有限

13、c） 间接寻址：EA = （A） 两次访问存储器d） 寄存器寻址：不需要存储器访问e） 寄存器间接寻址：一次存储器访问f） 偏移寻址i. （PC）相对寻址e.g. JMP SHORT 8 当PC为Ox0010时，跳转目标为Ox0018（节省指令长度）ii. 基址寄存器寻址iii. 变址g） 堆栈寻址（操作发生在栈顶）不同寻址方式实现斐波那契数列Chp.12 CPU结构和功能1. CPU中的寄存器位于存储器层次结构的顶层（高于cache和主存）a） 用户可见寄存器可通过机器语言方式访问的寄存器。分类：通用、数据、地址、条件码（标志flag）b） 控制和状态寄存器大多数，用户不可见2. 流水线技术

14、指令缓存。流水处理都需要额外的寄存器用以在流水段之间保存数据a） 性能增强的限制i. 存储器访问冲突ii. 每个阶段时间不可能完全相同iii. 转移指令iv. 中断v. 其他的冲突Question：流水线的阶数越多越好？（No!A. 每个阶段都涉及到数据的传送增加单一指令总的执行时间存储器访问相关性条件转移B. 处理流水线的控制逻辑总量会随着阶数的增加而剧烈增长3. 流水线性能a） 流水线周期时间= max（i） + d = m+ d （1 = i 无需分支预测机制，减少电路b）延迟转移即：通过交换指令把插入NOOP的地方改为插如有用的指令交换条件：a） 是无条件转移b） 交换语句之间不能有关

15、联性c） 交换语句不能使其他转移语句的目标总结： RISC使用延迟转移的方法解决转移问题 CISC使用转移预测的方法解决转移问题Chp.14 指令级并行性和超标量处理器1. 超标量本质：在不同流水线中独立执行指令的能力限制：1） 真实数据相关性（写后读）2） 过程相关性（分支）3） 资源冲突多个指令同时竞争同一资源（存储器、cache、总线、寄存器组端口等）4） 输出相关性（写写）5） 反相关性（读写）后一条指令破坏前一条指令所使用的数据值2. 指令发射策略a） 取指令的顺序b） 指令执行的顺序c） 指令改变寄存器和存储器内容的顺序1） 按序发射 按序完成 真实数据相关性（写后读）2） 按序发

16、射 乱序完成 输出相关性（写后写）3） 乱序发射 乱序完成 分离译码流水和执行流水 增加指令窗口3. 寄存器重命名 对于一个变量，每赋值一次都使用心的寄存器来存4. 机器并行性超标量机器增强性能的三种硬件技术a） 资源复制b） 无序发射c） 寄存器重命名 普通流水线转移预测 RISC延迟转移 超标量转移预测Chp.15 控制器操作1. 取指周期（MAR, MBR, PC, IR）t1: MAR （PC）t2: MBR MemoryPC （PC） + 1t3: IR （MBR）2. 间指周期 取操作数的直接地址3. 中断周期4. 执行周期如何实现控制器？ 硬连线：庞大且无法修改 微程序：可编程的

17、实现Chp.17 微程序式控制1. 微程序通过一连串微指令去完成复杂的操作2. 实现1） 对于每个微操作，控制器所作的事情就是产生一组控制信号2） 每个控制信号不是开就是关，可以用一位二进制表示3） 所有的控制信号二进制位构成了一个控制字4） 每条机器指令拥有一个控制字序列5） 将所有的控制字放入一个存储器中6） 给每个控制字添加一个地址字段和条件字段，当条件为真时，转移到这个地址7） 构成了微指令3. 微程序式控制器的功能两大基本任务：1） 微指令排序a） 双地址字段b） 单地址字段c） 可变格式：转移与执行指令分开来写2） 微指令执行a） 直接（每个功能模块单独编码以后组合）b） 间接（组

18、合一起再编码）Chp.18 并行处理1. 并行处理机的组织1） 单指令、单数据流（SISD）2） 单指令、多数据流（SIMD） 每条指令的不同数据组在不同的处理器上执行向量、阵列处理机3） 多指令、单数据流（MISD）从来没实现过4） 多指令、多数据流（MIMD）SMP、机群和NUMA系统2. SMP 对称多处理器1） 两个或多个功能相似的处理器2） 处理器共享同一主存3） 处理器通过总线或者其他内部连接互联4） 存储器访问时间对于每个处理器来说大致相同5） 所有处理器共享对I/O设备的访问6） 所有处理器能完成同样的功能（术语“对称”）7） 系统由一个集中式操作系统控制3. Cache一致性

19、和MESI协议 Cache一致性1） 软件解决 倾向于保守，降低了cache的利用率：不让同一变量同时进入两个cache中2） 硬件实现更高效的利用Cache对于程序员是透明的目录协议 目录存放在主存中、产生访问请求时检查目录、中央瓶颈 在使用多条总线或复杂互联机制的大型系统中，是很有效的监听协议 将维护Cache一致性的责任分布到各个Cache控制器上 广播机制 适合使用总线的多处理机 两种基本方法：i. 写作废：多个读者，单一写者；变为专有ii. 写更新：多个读者，多个写者；同时进行写入修改，广播地址&数据 MESI协议1. Cache行的四种状态a） 修改态（Modified）：Cach

20、e行已被修改，且仅位于这个Cache中b） 专有态（Exclusive）：Cache行同主存，且仅位于这个Cache中c） 共享态（Shared）：Cache行同主存，且位于多个Cache中d） 无效态（Invalid）：此Cache行不含有效数据MESI状态转换图4. 机群 SMP的替代物 机群系统和SMP的对比均提供多个处理器以支持高端应用均商用化，SMP历史更悠久SMP：易于配置和管理更接近原来的单处理器模型占用较少的物理空间耗电较小稳定机群：高增量和绝对可扩展性高可用性5. 非均匀存储器存取（NUMA）SMP和机群系统的替代品一个处理器的存储器存取时间取决于存储器区域不同处理器的存储器

21、存取时间取决于存储器区域NUMA保持了SMP的风格，同时提供了大规模的多处理器出师表两汉：诸葛亮先帝创业未半而中道崩殂，今天下三分，益州疲弊，此诚危急存亡之秋也。然侍卫之臣不懈于内，忠志之士忘身于外者，盖追先帝之殊遇，欲报之于陛下也。诚宜开张圣听，以光先帝遗德，恢弘志士之气，不宜妄自菲薄，引喻失义，以塞忠谏之路也。宫中府中，俱为一体；陟罚臧否，不宜异同。若有作奸犯科及为忠善者，宜付有司论其刑赏，以昭陛下平明之理；不宜偏私，使内外异法也。侍中、侍郎郭攸之、费祎、董允等，此皆良实，志虑忠纯，是以先帝简拔以遗陛下：愚以为宫中之事，事无大小，悉以咨之，然后施行，必能裨补阙漏，有所广益。将军向宠，性行淑

22、均，晓畅军事，试用于昔日，先帝称之曰“能”，是以众议举宠为督：愚以为营中之事，悉以咨之，必能使行阵和睦，优劣得所。亲贤臣，远小人，此先汉所以兴隆也；亲小人，远贤臣，此后汉所以倾颓也。先帝在时，每与臣论此事，未尝不叹息痛恨于桓、灵也。侍中、尚书、长史、参军，此悉贞良死节之臣，愿陛下亲之、信之，则汉室之隆，可计日而待也。臣本布衣，躬耕于南阳，苟全性命于乱世，不求闻达于诸侯。先帝不以臣卑鄙，猥自枉屈，三顾臣于草庐之中，咨臣以当世之事，由是感激，遂许先帝以驱驰。后值倾覆，受任于败军之际，奉命于危难之间，尔来二十有一年矣。先帝知臣谨慎，故临崩寄臣以大事也。受命以来，夙夜忧叹，恐托付不效，以伤先帝之明；故五月渡泸，深入不毛。今南方已定，兵甲已足，当奖率三军，北定中原，庶竭驽钝，攘除奸凶，兴复汉室，还于旧都。此臣所以报先帝而忠陛下之职分也。至于斟酌损益，进尽忠言，则攸之、祎、允之任也。愿陛下托臣以讨贼兴复之效，不效，则治臣之罪，以告先帝之灵。若无兴德之言，则责攸之、祎、允等之慢，以彰其咎；陛下亦宜自谋，以咨诹善道，察纳雅言，深追先帝遗诏。臣不胜受恩感激。今当远离，临表涕零，不知所言。