中大规模集成电路及应用总结Word文档格式.docx

1、它是指处理模拟信号（连续变化的信号）的集成电路 线性集成电路：又叫做放大集成电路，如运算放大器、电压比较器、跟随器等 非线性集成电路：如振荡器、定时器等电路* 数模混合集成电路（Digital - Analog IC） ：例如数模（D/A）转换器和模数（A/D）转换器等第二章半导体固体材料：超导体: 大于106（cm）-1 导 体: 106104（cm）-1 半导体: 10410-10（cm）-1 绝缘体: 小于10-10（cm）-1从导电特性和机制来分：不同电阻特性、不同输运机制1. 半导体的结构原子结合形式：共价键形成的晶体结构： 构 成 一 个正四面体， 具 有 金 刚 石 晶 体 结

2、构半导体的结合和晶体结构半导体有元素半导体，如：Si、Ge 化合物半导体，如：GaAs、InP、ZnS2. 半导体中的载流子：能够导电的自由粒子本征半导体：n=p=ni电子：Electron，带负电的导电载流子，是价电子脱离原子束缚 后形成的自由电子，对应于导带中占据的电子空穴：Hole，带正电的导电载流子，是价电子脱离原子束缚 后形成的电子空位，对应于价带中的电子空位4.半导体的掺杂受 主 掺 杂、施 主 掺 杂施主：Donor，掺入半导体的杂质原子向半导体中 提供导电的电子，并成为带正电的离子。如 Si中掺的P 和As 受主：Acceptor，掺入半导体的杂质原子向半导体中 提供导电的空穴

3、，并成为带负电的离子。 Si中掺的B施主和受主浓度：ND、NA6. 非本征半导体的载流子热平衡时: 在非本征情形:N型半导体：n大于pP型半导体：p大于n多子：多数载流子 n型半导体：电子 p型半导体：空穴少子：少数载流子9. 载流子的输运载流子的漂移运动：载流子在电场作用下的运动漂移电流 引 入 迁 移 率 的 概 念迁移率，单位电场作用下载流子获得平均速度，反映了载流子在电场作用下输运能力 影 响 迁 移 率 的 因 素影响迁移率的因素：有效质量、平均弛豫时间（散射体现在：温度和掺杂浓度半导体中载流子的散射机制：晶格散射（ 热 运 动 引 起）和 电离杂质散射载流子的扩散运动：载流子在化学

4、势作用下运动扩散电流电子扩散电流： 空穴扩散电流：爱因斯坦关系:半导体器件物理基础* 据统计：半导体器件主要有67种，另外还有110个相关的变种* 所有这些器件都由少数基本模块构成： pn结 金属半导体接触 MOS结构 异质结 超晶格双极晶体管的结构和版图示意图4. 晶体管的特性参数4.2 晶体管的反向漏电流和击穿电压反向漏电流 Icbo：发射极开路时，收集结的反向漏电流Iebo：收集极开路时，发射结的反向漏电流Iceo：基极极开路时，收集极发射极的反向漏电流4. 晶体管的特性参数 （续）4.3 晶体管的击穿电压BVcboBvceoBVeboBVeeo晶体管的重要直流参数之一4.4 晶体管的频

5、率特性截止频率 f：共基极电流放大系数减小到低频值的 所对应的频率值截止频率f ： 特征频率fT：共发射极电流放大系数为1时对应的工作频率最高振荡频率fM：功率增益为1时对应的频率 2.5 MOS场效应晶体管第三章3.3 MOS集成电路基础基本电路结构：MOS器件结构CMOSCMOS 3.4 影响集成电路性能的因素和发展趋势 有源器件 无源器件 隔离区 互连线 钝化保护层 寄生效应：电容、电阻、电感、有源器件减小互连的途径： 增加互连层数 增大互连线截面 Cu互连、Low K介质 多芯片模块（MCM） 系统芯片（System on a chip）减小特征尺寸、提高集成度、Cu互连、系统优化设计

6、、SOC第四章集成电路制造工艺三大类：* 图形转换：将设计在掩膜版（类似于照相底片）上的图形转移到半导体单晶片上* 掺杂：根据设计的需要，将各种杂质掺杂在需要的位置上，形成晶体管、接触等* 制膜：制作各种材料的薄膜图形转换：光刻* 光刻三要素：光刻胶、掩膜版和光刻机 光刻胶又叫光致抗蚀剂，它是由光敏化合物、基体树脂和有机溶剂等混合而成的胶状液体 光刻胶受到特定波长光线的作用后，导致其化学结构发生变化，使光刻胶在某种特定溶液中的溶解特性改变 正胶：曝光后可溶 负胶：曝光后不可溶* 几种常见的光刻方法 接触式光刻：分辨率较高，但是容易造成掩膜版和光刻胶膜的损伤。 接近式曝光：在硅片和掩膜版之间有一

7、个很小的间隙（1025m），可以大大减小掩膜版的损伤，分辨率较低 投影式曝光：利用透镜或反射镜将掩膜版上的图形投影到衬底上的曝光方法，目前用的最多的曝光方式 电子束光刻刻蚀* 湿法刻蚀：利用液态化学试剂或溶液通过化学反应进行刻蚀的方法* 干法刻蚀：主要指利用低压放电产生的等离子体中的离子或游离基（处于激发态的分子、原子及各种原子基团等）与材料发生化学反应或通过轰击等物理作用而达到刻蚀的目的杂质掺杂将需要的杂质掺入特定的半导体区域中，以达到改变半导体电学性质，形成PN结、电阻、欧姆接触 磷（P）、砷（As） N型硅 硼（B） P型硅* 掺杂工艺：扩散、离子注入扩 散* 替位式扩散：杂质离子占据硅

8、原子的位： 、族元素 一般要在很高的温度（9501280）下进行 磷、硼、砷等在二氧化硅层中的扩散系数均远小于在硅中的扩散系数，可以利用氧化层作为杂质扩散的掩蔽层* 间隙式扩散：杂质离子位于晶格间隙： Na、K、Fe、Cu、Au 等元素 扩散系数要比替位式扩散大67个数量级离子注入* 离子注入：将具有很高能量的杂质离子射入半导体衬底中的掺杂技术，掺杂深度由注入杂质离子的能量和质量决定，掺杂浓度由注入杂质离子的数目（剂量）决定 掺杂的均匀性好 温度低：小于600 可以精确控制杂质分布 可以注入各种各样的元素 横向扩展比扩散要小得多。 可以对化合物半导体进行掺杂氧化硅层的主要作用* 在MOS电路中

9、作为MOS器件的绝缘栅介质，器件的组成部分* 扩散时的掩蔽层，离子注入的（有时与光刻胶、Si3N4层一起使用）阻挡层* 作为集成电路的隔离介质材料* 作为电容器的绝缘介质材料* 作为多层金属互连层之间的介质材料* 作为对器件和电路进行钝化的钝化层材料制膜（SiO2）技术* 氧化法 干氧氧化 水蒸汽氧化 湿氧氧化 干氧湿氧干氧（简称干湿干）氧化法 氢氧合成氧化* 化学气相淀积法* 物理气相淀积法 蒸发 溅射化学汽相淀积（CVD）* 化学汽相淀积（Chemical Vapor Deposition）：通过气态物质的化学反应在衬底上淀积一层薄膜材料的过程* CVD技术特点： 具有淀积温度低、薄膜成分

10、和厚度易于控制、均匀性和重复性好、台阶覆盖优良、适用范围广、设备简单等一系列优点 CVD方法几乎可以淀积集成电路工艺中所需要的各种薄膜，例如掺杂或不掺杂的SiO2、多晶硅、非晶硅、氮化硅、金属（钨、钼）等* 常压化学汽相淀积（APCVD）* 低压化学汽相淀积（LPCVD）* 等离子增强化学汽相淀积（PECVD）物理气相淀积（PVD）* 蒸发：在真空系统中，金属原子获得足够的能量后便可以脱离金属表面的束缚成为蒸汽原子，淀积在晶片上。按照能量来源的不同，有灯丝加热蒸发和电子束蒸发两种* 溅射：真空系统中充入惰性气体，在高压电场作用下，气体放电形成的离子被强电场加速，轰击靶材料，使靶原子逸出并被溅射

11、到晶片上隔离技术* PN结隔离* 场区隔离* 绝缘介质隔离* 沟槽隔离集成电路工艺小结* 前工序 图形转换技术：主要包括光刻、刻蚀等技术 薄膜制备技术：主要包括氧化、化学气相淀积、物理气相淀积（如溅射、蒸发） 等 掺杂技术：主要包括扩散和离子注入等技术* 后工序 划片、封装、测试、老化、筛选* 辅助工序超净厂房技术、超纯水、高纯气体制备技术、光刻掩膜版制备技术、材料准备技术第五章* 设计的基本过程 功能设计 逻辑和电路设计 版图设计* 集成电路设计的最终输出是掩膜版图，通过制版和工艺流片可以得到所需的集成电路。* 什么是版图 版图一组相互套合的图形，各层版图相应于集成电路制造中的不同工艺步骤，

12、每一层版图用不同的图案来表示。 版图集成电路设计与制造之间的接口。 版图与所采用的制备工艺紧密相关版图设计 根据逻辑与电路功能和性能要求以及工艺水平要求来设计光刻用的掩膜版图，得到IC设计的最终输出。版图设计过程* 由底向上过程布局：将模块安置在芯片的适当位置，满足一定目标函数。对级别最低的功能块，是指根据连接关系，确定各单元的位置，级别高一些的，是分配较低级别功能块的位置，使芯片面积尽量小。布线：根据电路的连接关系（连接表）在指定区域（面积、形状、层次）百分之百完成连线。布线均匀，优化连线长度、保证布通率。* 版图设计过程大多数基于单元库实现（1）软件自动转换到版图，可人工调整（规则芯片）（

13、2）布图规划（floor planning）工具 布局布线工具（place&route） 布图规划：在一定约束条件下对设计进行物理划分，并初步确定芯片面积和形状、单元区位置、功能块的面积形状和相对位置、I/O位置，产生布线网格，还可以规划电源、地线以及数据通道分布（3）全人工版图设计：人工布图规划，提取单元，人工布局布线（由底向上：小功能块到大功能块）布图设计方法（布图风格划分） 小批量的产品：减小设计费用；大批量的产品：提高工艺水平，减小芯片尺寸，增大圆片面积全定制设计方法* 版图设计时采用人工设计，对每个器件进行优化，芯片性能获得最佳，芯片尺寸最小* 设计周期长，设计成本高，适用于性能要求

14、极高或批量很大的产品，模拟电路* 符号式版图设计：用一组事先定义好的符号来表示版图中不同层版之间的信息，通过自动转换程序转换 举例：棍图：棍形符号、不同颜色 不必考虑设计规则的要求；设计灵活性大 符号间距不固定，进行版图压缩，减小芯片面积门阵列设计方法* 概念：形状和尺寸完全相同的单元排列成阵列，每个单元内部含有若干器件，单元之间留有布线通道，通道宽度和位置固定，并预先完成接触孔和连线以外的芯片加工步骤，形成母片 根据不同的应用，设计出不同的接触孔版和金属连线版，单元内部连线及单元间连线实现所需电路功能 * 是一种母片半定制技术标准单元设计方法* 一种库单元设计方法* 概念：从标准单元库中调用

15、事先经过精心设计的逻辑单元，并排列成行，行间留有可调整的布线通道，再按功能要求将各内部单元以及输入/输出单元连接起来，形成所需的专用电路* 芯片布局：芯片中心是单元区，输入/输出单元和压焊块在芯片四周，基本单元具有等高不等宽的结构，布线通道区没有宽度的限制，利于实现优化布线。积木块设计方法（通用单元设计方法）* 布图特点：任意形状的单元（一般为矩形或“L”型）、任意位置、无布线通道* BBL单元：较大规模的功能块（如ROM、RAM、ALU或模拟电路单元等），单元可以用GA、SC、PLD或全定制方法设计可编程逻辑器件设计方法用户通过生产商提供的通用器件自行进行现场编程和制造，或者通过对与或矩阵进

16、行掩膜编程，得到所需的专用集成电路* 编程方式： 现场编程：采用熔断丝、电写入等方法对已制备好的PLD器件实现编程，不需要微电子工艺，利用相应的开发工具就可完成设计，有些PLD可多次擦除，易于系统和电路设计。 掩膜编程：通过设计掩膜版图来实现所需的电路功能，但由于可编程逻辑器件的规则结构，设计及验证比较容易实现。可测性设计技术* 什么是集成电路测试？对制造出的电路进行功能和性能检测，检测并定位出电路的故障，用尽可能短的时间挑选出合格芯片。* 集成电路测试的特殊性* 什么是可测性设计？在尽可能少地增加附加引线脚和附加电路，并使芯片性能损失最小的情况下，满足电路可控制性和可观察性的要求 可控制：从

17、输入端将芯片内部逻辑电路置于指定状态 可观察：直接或间接地从外部观察内部电路的状态第六章ICEDA系统概述* ICEDA系统的发展 第一代：60年代末：版图编辑和检查 第二代：80年代初：原理图输入、逻辑模拟向下 第三代：从RTL级输入向下，包括行为仿真、行为综合、逻辑综合等* 流行的EDA系统：Cadence, Mentor Graphics, Viewlogic, Compass，Panda等* ICEDA系统的理想作用：实现完全的自动化设计，设计出各种各样的电路ICEDA系统的作用 设计信息输入： 语言输入编辑工具 高层次描述的图形输入工具：VHDL功能图输入、逻辑图/电路图输入编辑、版

18、图输入编辑 设计实现：综合器 设计验证：验证系统/电路符合功能/性能要求及设计规则要求 模拟器进行模拟（仿真）分析 设计规则的检查 IC设计与EDA系统* 整个设计过程就是把高层次的抽象描述逐级向下进行综合、验证、实现，直到物理级的低层次描述，即掩膜版图。* 各设计阶段相互联系，例如，寄存器传输级描述是逻辑综合的输入，逻辑综合的输出又可以是逻辑模拟和自动版图设计的输入，版图设计的结果则是版图验证的输入。* ICEDA系统介入了包括系统功能设计、逻辑和电路设计以及版图设计等在内的集成电路设计的各个环节VHDL语言对电路的描述 行为描述 数据流描述 结构描述 混合描述VHDL语言的建模机制行为描述

19、* 电子实体中的行为：反映信号的变化、组合和传播行为的特点是信号的延迟和并行性* VHDL中描述行为的基本单位是进程，由进程语句描述。结构描述* 结构描述：若干部件用信号线互连形成一个实体 * 部件：对某元件的调用（例元），一个结构体由若干例元互连而成 元件：某个实体的某种结构，只有外观说明（元件说明语句） 一个元件说明，代表一种类型的元件，是一个符号 元件调用：元件例化语句: 外观映射表* 结构描述中的信号：连接例元，值传递 例元的输出值变化会影响以此信号为输入的其他例元，元件例化语句可以并行EDA的综合器* 综合是指通过附加一定的约束条件，结合相应的单元库，从设计的高层次向低层次转换的过程

20、，是一种自动设计的过程。* 综合技术的出现使设计人员从繁琐的低层次设计中解脱出来，可以在较高的层次上对集成电路进行设计* EDA系统中完成综合工作的组件称为综合器综合的分类 系统级综合 高级综合 RTL级综合：行为综合 逻辑综合 物理综合（逻辑图或电路图到版图，严格说应该是同级驱动）高级综合* 设计的算法级描述转换为RTL级描述* 核心：分配（ALLOCATION）和调度（SCHEDULING） 分配：给定性能、面积/功耗条件下，确定硬件资源：执行单元、存储器、控制器、总线等，产生数据通道 调度：确定这些结构的操作次序* 根据控制流图和调度中产生的状态信息，利用传统的RTL/逻辑综合技术综合出

21、控制器部分* 目标：找到代价最小的硬件结构，使性能最佳逻辑综合由给定的逻辑功能和性能要求，在一个包含许多结构、功能、性能已知的逻辑元件的逻辑单元库支持下，确定出由一定逻辑单元组成的逻辑结构 * 输入：逻辑设计描述* 输出：逻辑网表或逻辑图版图设计的EDA工具* 版图设计：根据电路功能和性能要求及工艺限制（线宽、间距等），设计掩膜版图输入：可以是原理图、网表；可以直接编辑版图输出：版图* 版图设计的重要性： 电路功能和性能的物理实现 尺寸减小后，连线延迟直接决定芯片速度。布线方案、从而布局方案很重要 芯片面积、速度集成电路EDA* 描述* 综合* 模拟 逻辑、电路、器件、工艺* 验证* 测试第七

22、章主要内容* 薄膜晶体管TFT* 光电器件* 电荷耦合器件薄膜晶体管* 薄膜晶体管（Thin Film Transistor，TFT）通常是指利用半导体薄膜材料制成的绝缘栅场效应晶体管 非晶硅薄膜晶体管（a-Si TFT） 多晶硅薄膜晶体管（poly-Si TFT） 碳化硅薄膜晶体管（SiC TFT）TFT的应用领域 大面积平板显示有源矩阵液晶显示（Active Matrix Liquid Crystal Display, 缩写为AMLCD） 电可擦除只读存储器（ROM） 静态随机存储器（SRAM） 线阵或面阵型图像传感器驱动电路 液晶显示器 驱动电压和功耗低、体积小、重量轻、无X射线辐射等一

23、系列优点 为了降低串扰，提高扫描线数，在每个像素上配置一个开关器件，形成有源矩阵液晶显示，消除了像素间的交叉串扰光电子器件* 光电子器件：光子担任主要角色的电子器件 发光器件：将电能转换为光能 发光二极管（Light Emitting Diode，缩写为LED） 半导体激光器 太阳能电池：将光能转换为电能 光电探测器：利用电子学方法检测光信号的* 发光器件 发光二极管：靠注入载流子自发复合而引起的自发辐射；非相干光 半导体激光器则是在外界诱发的作用下促使注入载流子复合而引起的受激辐射；相干光，具有单色性好、方向性强、亮度高等特点光电探测器* 光电探测器：对各种光辐射进行接收和探测的器件 热探测

24、器 光子探测器* 热探测器：利用探测元吸收入射光（通常是红外光）产生热量，引起温度上升，然后再借助各种物理效应把温度的变化转变成电学参量* 热探测器进行光电转换的过程： 探测器吸收光辐射引起温度上升 利用探测器的某些温度效应把温升转换成电学参量太阳能电池* 吸收光辐射而产生电动势，它是半导体太阳能电池实现光电转换的理论基础* 产生光生伏特效应的两个基本条件： 半导体材料对一定波长的入射光有足够大的光吸收系数，即要求入射光子的能量h大于或等于半导体的禁带宽度Eg 具有光生伏特结构，即有一个内建电场所对应的势垒区CCD器件* 电荷耦合器件（Charge Coupled Device，简称CCD）：70年代初由美国贝尔实验室研制成功的一种新型半导体器件* CCD器件不同于其他器件的突出特点：以电荷作为信号，即信息用电荷量（称为电荷包）代表，而其他器件则都是以电压或电流作为信号的* CCD器件的应用* 广泛用于影像传感、数字存储和信息处理等三个领域，其中最重要的应用是作为固态摄像器件，其次是作为存储器件