《数电》填空选择判断只是分享文档格式.docx

1、14、逻辑函数中的逻辑“与”和它对应的逻辑代数运算关系为（ B ）。A、逻辑加 B、逻辑乘 C、逻辑非15、十进制数100对应的二进制数为（ C ）。A、1011110 B、1100010 C、1100100 D、1100010016、和逻辑式表示不同逻辑关系的逻辑式是（ B ）。A、 B、 C、 D、17、数字电路中机器识别和常用的数制是（ A ）。A、二进制 B、八进制 C、十进制 D、十六进制18、求一个逻辑函数F的对偶式，可将F中的（ ACD ）。A .“”换成“+”，“+”换成“” B、原变量换成反变量，反变量换成原变量C、变量不变 D、常数中“0”换成“1”，“1”换成“0”19、

2、n个变量函数的最小项是（ C ）A、n个变量的积项，它包含全部n个变量 B、n个变量的荷香，它包含n个变量C、每个变量都以原、反变量的形式出现，且仅出现一次 D、N个变量的和项，它不包含全部变量20、逻辑函数F=（A+B）（A+C）（A+D）（A+E）=（ B ） A、AB+AC+AD+AE B、A+BCED C、（A+BC）（A+DE） D、A+B+C+D21、表示最大的3位十进制数，需要（ C ）位二进制数A 8 B 9 C 10 D 1122、完成下列数制之间的转换）（11101.1）2（29.5）10（ 35.4）8（1D.8）16 （57.625）10（111001.101）2=（

3、71.5 ）8（ 39.A ）1637、完成下列数制与码制之间的转换（6分）（47）10（01111010 ）余3码（ 01000111 ）8421码 （25.25）10（ 00100101.00120101 ）8421BCD（00101011.00101011）2421BCD（31.2）8二、判断正误题2、异或函数与同或函数在逻辑上互为反函数。 （ 对 ）3、8421BCD码、2421BCD码和余3码都属于有权码。 （ 错 ）4、二进制计数中各位的基是2，不同数位的权是2的幂。3、每个最小项都是各变量相“与”构成的，即n个变量的最小项含有n个因子。（ 对 ）4、因为逻辑表达式A+B+AB=A

4、+B成立，所以AB=0成立。 （ 错 ）5、逻辑函数F=A+B+C+B已是最简与或表达式。6、利用约束项化简时，将全部约束项都画入卡诺图，可得到函数的最简形式。（ 错 ）7、卡诺图中为1的方格均表示逻辑函数的一个最小项。 （ 对 ）8、在逻辑运算中，“与”逻辑的符号级别最高。9、标准与或式和最简与或式的概念相同。10、二极管和三极管在数字电路中可工作在截止区、饱和区和放大区。11、8421 码1001 比0001大。 （ 对 ） 12、数字电路中用“1”和“0”分别表示两种状态，二者无大小之分。13、格雷码具有任何相邻码只有一位码元不同的特性。14、在时间和幅度上都断续变化的信号是数字信号，语

5、音信号不是数字信号。（ 错 ）三、填空题1.数字信号的特点是在 时间 上和 幅值 上都是断续变化的，其高电平和低电平常用 1 和 0 来表示。2.分析数字电路的主要工具是 逻辑代数 ，数字电路又称作 逻辑电路 。3. 在数字电路中，常用的计数制除十进制外，还有 2 、 8 、 16 。4. （10110010.1011）2=（ 262.54 ）8=（ B2.B ）165. （ 35.4）8 =（11101.1）2 =（ 29.5 ）10=（ 1D.8 ）16=（ 0010 1001.0100 ）8421BCD6. （39.75 ）10=（ 100111.11 ）2=（ 47.6 ）8=（ 27

6、.C ）167. （ 5E.C）16=（ 1011110.11）2=（ 136.6 ）8=（ 94.75 ）10= （1001 0100.0111 0101 ）8421BCD8. （ 0111 1000）8421BCD =（ 1001110 ）2=（ 116 ）8=（ 78 ）10=（ 4E ）1610. 逻辑代数又称为 布尔 代数。最基本的逻辑关系有 与、或、非 三种。常用的几种导出的逻辑运算为与非 或非 与或非 同或 异或。11. 逻辑函数有四种表示方法，它们分别是 真值表 、逻辑图 、逻辑表达式和卡诺图 12. 逻辑代数中与普通代数相似的定律有交换律 分配律 结合律。摩根定律又称为 反演

7、定律 。13. 逻辑代数的三个重要规则是代入规则 对偶规则 反演规则。14逻辑函数F=+B+D的反函数= A（C+） 。15逻辑函数F=A（B+C）1的对偶函数是 A+BC+0 。16添加项公式AB+C+BC=AB+C的对偶式为（A+B）（+C）（B+C）=（A+B）（+C） 。17逻辑函数F=+A+B+C+D= 1 。18逻辑函数F= 0 。19已知某函数的对偶式为，则它的原函数为。 20. 己知某组合电路的输入A、B与输出Y的波形关系如下，则Y和A、B的逻辑关系是 AB 。 21逻辑函数F（A,B,C,）的卡诺图如图11所示，则该函数标准与或式F（A,B,C,）= 和最简与或表达式F（A,

8、B,C,）= +AC，最简与非与非表达式为F，最简或与表达式为F（+C ）（A +），最简或非或非表达式为F；并在最简与或表达式的基础上分别用反演规则和对偶规则直接写出 （A+C）（） 和F =（） （A+C）。22、在正逻辑的约定下，“1”表示 高 电平，“0”表示 低 电平。23、8421 BCD码和 2421 码是有权码； 余3 码和 格雷 码是无权码。24、数字电路中，输入信号和输出信号之间的关系是 逻辑 关系，所以数字电路也称为 逻辑 电路。在 逻辑 关系中，最基本的关系是 与逻辑 、 或逻辑 和 非逻辑 。第二章1. 三态门输出高阻状态时， ABD 是正确的说法。A.用电压表测量指

9、针不动 B.相当于悬空 C.电压不高不低 D.测量电阻指针不动5TTL电路在正逻辑系统中，以下各种输入中 ABC 相当于输入逻辑“1”。A.悬空 B.通过电阻2.7k接电源 C.通过电阻2.7k接地 D.通过电阻510接地6对于TTL与非门闲置输入端的处理，可以 ABD 。A.接电源 B.通过电阻3k接电源 C.接地 D.与有用输入端并联7、具有“有1出0、全0出1”功能的逻辑门是（ B ）。A、与非门 B、或非门 C、异或门 D、同或门8、两个类型的集成逻辑门相比较，其中（ B ）型的抗干扰能力更强。A、TTL集成逻辑门 B、CMOS集成逻辑门9、CMOS电路的电源电压范围较大，约在（ B

10、）。A、5V5V B、318V C、515V D、5V10、（ A ）在计算机系统中得到了广泛的应用，其中一个重要用途是构成数据总线。A、三态门 B、TTL与非门 C、OC门11、一个两输入端的门电路，当输入为1 0时，输出不是1的门电路为（ C ）。A、与非门 B、或门 C、或非门 D、异或门1、所有的集成逻辑门，其输入端子均为两个或两个以上。 （ 错 ）2、根据逻辑功能可知，异或门的反是同或门。 （ 对 ）4、逻辑门电路是数字逻辑电路中的最基本单元。 （ 对 ）5、TTL和CMOS两种集成电路与非门，其闲置输入端都可以悬空处理。6、74LS系列产品是TTL集成电路的主流，应用最为广泛。7、

11、TTL与非门的多余输入端可以接固定高电平。1、基本逻辑关系的电路称为 逻辑门 ，其中最基本的有 与门 、 或门 和 非 门。常用的复合逻辑门有 与非 门、 或非 门、 与或非 门、 异或 门和 同或 门。2、功能为“有0出1、全1出0”的门电路是 与非 门；具有“ 有1出1，全0出0 ”功能的门电路是或门；实际中集成 与非 门应用的最为普遍。3、当外界干扰较小时，TTL 与非 门闲置的输入端可以 悬空 处理；TTL 或非 门不使用的闲置输入端应与 地 相接；CMOS门输入端口为“与”逻辑关系时，闲置的输入端应接 高 电平，具有“或”逻辑端口的CMOS门多余的输入端应接 低 电平；即CMOS门的

12、闲置输入端不允许 悬空 。3、试写出图2.48所示数字电路的逻辑函数表达式，并判断其功能。解：电路的逻辑函数表达式为：列真值表：ABCF1输入变量中有两个或两个以上为1时，输出才为1，因此电路功能为多数表决器电路。第三章1若在编码器中有50个编码对象，则要求输出二进制代码位数为 B 位。 A.5 B.6 C.10 D.502.一个16选一的数据选择器，其地址输入（选择控制输入）端有 C 个。 A.1 B.2 C.4 D.163四选一数据选择器的数据输出Y与数据输入Xi和地址码Ai之间的逻辑表达式为Y= A 。4.一个8选一数据选择器的数据输入端有 E 个。A.1 B.2 C.3 D.4 E.8

13、5在下列逻辑电路中，不是组合逻辑电路的有 D 。A.译码器 B.编码器 C.全加器 D.寄存器7以下电路中，加以适当辅助门电路， B 适于实现单输出组合逻辑电路。A.二进制译码器 B.数据选择器 C.数值比较器 D.七段显示译码器8用四选一数据选择器实现函数Y=，应使 A 。A.D0=D2=0，D1=D3=1 B.D0=D2=1，D1=D3=0C.D0=D1=0，D2=D3=1 D.D0=D1=1，D2=D3=09用三线-八线译码器74LS138和辅助门电路实现逻辑函数Y=，应 AB 。A.用与非门，Y= B.用与门，Y=C.用或门，Y= D.用或门，Y=10、下列各型号中属于优先编码器是（

14、C ）。A、74LS85 B、74LS138 C、74LS148 D、74LS4812、八输入端的编码器按二进制数编码时，输出端的个数是（ B ）。A、2个 B、3个 C、4个 D、8个13、四输入的译码器，其输出端最多为（ D ）。A、4个 B、8个 C、10个 D、16个14、当74LS148的输入端按顺序输入11011101时，输出为（ C ）。A、101 B、010 C、001 D、11015、译码器的输入量是（ A ）。16、编码器的输出量是（ A ）。17、组合逻辑电路一般由（ A ）组合而成A、门电路 B、触发器 C、计数器 D、寄存器18、以下哪个编码不能是二十进制译码器的输入

15、编码（ B ） A 0000 B 1010 C 1001 D 0011 19、8线3线优先编码器的输入为I0I7 ，当优先级别最高的I7有效时，其输出的值是（ C ）。A111 B. 010 C. 000 D. 10120、十六路数据选择器的地址输入（选择控制）端有（ C ）个。 A16 B.2 C.4 D.821、已知74LS138译码器的输入三个使能端（E1=1， E2A = E2B=0）时，地址码A2A1A0=011，则输出 Y7 Y0是（ C ） 。A. 11111101 B. 10111111 C. 11110111 D. 11111111二、判断题：1、组合逻辑电路的输出只取决于输

16、入信号的现态。2、3线8线译码器电路是三八进制译码器。3、已知逻辑功能，求解逻辑表达式的过程称为逻辑电路的设计。4、编码电路的输入量一定是人们熟悉的十进制数。5、74LS138集成芯片可以实现任意变量的逻辑函数。6、组合逻辑电路中的每一个门实际上都是一个存储单元。7、共阴极结构的显示器需要低电平驱动才能显示。8、只有最简的输入、输出关系，才能获得结构最简的逻辑电路。1、能将某种特定信息转换成机器识别的 二进 制数码的 组合 逻辑电路，称之为 编码 器；能将机器识别的 二进 制数码转换成人们熟悉的 十进 制或某种特定信息的 组合 逻辑电路，称为 译码 器；74LS85是常用的 组合 逻辑电路 译

17、码 器。2、在多数数据选送过程中，能够根据需要将其中任意一路挑选出来的电路，称之为 数据选择 器，也叫做 多路 开关。3、74LS147是 10 线 4 线的集成优先编码器；74LS148芯片是 8 线 3 线的集成优先编码器。4、两片集成译码器74LS138芯片级联可构成一个 4 线 16 线译码器。5、组合逻辑电路的逻辑特点是，任意时刻的输出状态仅取决于该时刻的当前输入状态，而与信号作用前的电路无关。6、BCD七段译码器输入的是 4 位 二进制 码。输出端有 7 个。74LS138是3线8线译码器，译码为输出低电平有效，若输入为A2A1A0=110时，输出 应为 10111111 。第四章

18、1.N个触发器可以构成能寄存 B 位二进制数码的寄存器。 A.2N B.N C. 2N1 D.2N2在下列触发器中，有约束条件的是 C 。 A.主从JK F/F B.主从D F/F C.同步RS F/F D.边沿D F/F3一个触发器可记录一位二进制代码，它有 C 个稳态。A.0 B.1 C.2 D.3 E.44存储8位二进制信息要 D 个触发器。A.2 B.3 C.4 D.85对于T触发器，若原态Qn=0，欲使新态Qn+1=1，应使输入T= BD 。A.0 B.1 C.Q D.6对于T触发器，若原态Qn=1，欲使新态Qn+1=1，应使输入T= AC 。7对于D触发器，欲使Qn+1=Qn，应使

19、输入D= C 。8对于JK触发器，若J=K，则可完成 C 触发器的逻辑功能。A.RS B.D C.T D.T9欲使JK触发器按Qn+1=Qn工作，可使JK触发器的输入端 ABDE 。A.J=K=0 B.J=Q,K= C.J=,K=Q D.J=Q,K=0 E.J=0,K=10欲使JK触发器按Qn+1=n工作，可使JK触发器的输入端 ACE 。A.J=K=1 B.J=Q,K=,K=Q D.J=Q,K=1 E.J=1,K=Q11欲使JK触发器按Qn+1=0工作，可使JK触发器的输入端 BCD 。A.J=K=1 B.J=Q,K=Q C.J=Q,K=1 D.J=0,K=1 E.J=K=112欲使JK触发

20、器按Qn+1=1工作，可使JK触发器的输入端 BCE 。A.J=K=1 B.J=1,K=0 C.J=K= D.J=K=0 E.J=,K=013欲使D触发器按Qn+1=n工作，应使输入D= D 。15下列触发器中，没有约束条件的是 D 。A.基本RS触发器 B.主从RS触发器 C.同步RS触发器 D.边沿D触发器17为实现将JK触发器转换为D触发器，应使 A 。A.J=D,K= B. K=D,J= C.J=K=D D.J=K=18、仅具有置“0”和置“1”功能的触发器是（ C ）。A、基本RS触发器 B、钟控RS触发器 C、D触发器 D、JK触发器19、由与非门组成的基本RS触发器不允许输入的变

21、量组合为（ A ）。A、00 B、01 C、10 D、1120、同步RS触发器的特征方程是（ D ）。C、21、仅具有保持和翻转功能的触发器是（ B ）。A、JK触发器 B、T触发器 C、D触发器 D、T触发器22、触发器由门电路构成，但它不同门电路功能，主要特点是具有（ C ）A、翻转功能 B、保持功能 C、记忆功能 D、置0置1功能23、TTL集成触发器直接置0端和直接置1端在触发器正常工作时应（ C ）=1，=0 B、=0，=1 C、保持高电平“1” D、保持低电平“0”24、按触发器触发方式的不同，双稳态触发器可分为（ C ）A、高电平触发和低电平触发 B、上升沿触发和下降沿触发C、电

22、平触发或边沿触发 D、输入触发或时钟触发25、按逻辑功能的不同，双稳态触发器可分为（ D ）。A、RS、JK、D、T等 B、主从型和维持阻塞型 C、TTL型和MOS型 D、上述均包括26、为避免“空翻”现象，应采用（ B ）方式的触发器。A、主从触发 B、边沿触发 C、电平触发10、为防止“空翻”，应采用（ C ）结构的触发器。A、TTL B、MOS C、主从或维持阻塞27、JK 触发器要时钟信号的作用下，要使，以下输入端连线不能为（ C ）A J=K=0 B J=Q, C J=K=Q D J=Q,K=028、下列触发器中有约束条件的是（ A ）A、基本RS触发器 B、边沿D触发器 C、主从J

23、K触发器 D、T触发器二、判断题1、仅具有保持和翻转功能的触发器是RS触发器。2、基本的RS触发器具有“空翻”现象。 （ 错 ）3、同步的RS触发器的约束条件是：RS=0。4、JK触发器的特征方程是：5、D触发器的输出总是跟随其输入的变化而变化。6、CP=0时，由于JK触发器的导引门被封锁而触发器状态不变。7、主从型JK触发器的从触发器开启时刻在CP下降沿到来时。 （ 对 ）8、触发器和逻辑门一样，输出取决于输入现态。9、维持阻塞D触发器状态变化在CP下降沿到来时。1触发器有 2 个稳态，存储8位二进制信息要 8 个触发器。2一个基本RS触发器在正常工作时，它的约束条件是=1，则它不允许输入=

24、 0 且=0 的信号。3触发器有两个互补的输出端Q、，定义触发器的1状态为 Q=1 =0 ，0状态为Q=0 =1，可见触发器的状态指的是 Q 端的状态。4一个基本RS触发器在正常工作时，不允许输入R=S=1的信号，因此它的约束条件是 RS=0 。5在一个CP脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的空翻 ，触发方式为 主从式 式或 边沿式 式的触发器不会出现这种现象。6、两个与非门构成的基本RS触发器的功能有 置0 、 置1 和 保持 。电路中不允许两个输入端同时为 低电平 ，否则将出现逻辑混乱。7、通常把一个CP脉冲引起触发器多次翻转的现象称为 空翻 ，有这种现象的触发器是 钟控

25、的RS 触发器，此类触发器的工作属于 电平 触发方式。8、为有效地抑制“空翻”，人们研制出了 边沿 触发方式的 主从型JK 触发器和 维持阻塞型D 触发器。9、JK触发器具有 置0 、 置1 、 保持 和 翻转 四种功能。欲使JK触发器实现的功能，则输入端J应接 高电平1 ，K应接 高电平1 。10、D触发器的输入端子有 1 个，具有 置0 和 置1 的功能。11、触发器的逻辑功能通常可用 特征方程 、 状态转换图 、 功能真值表 和 时序波形图 等多种方法进行描述。12、组合逻辑电路的基本单元是 门电路 ，时序逻辑电路的基本单元是 触发器 。13、JK触发器的次态方程为 Qn+1=j Qn+

26、K Qn ；D触发器的次态方程为 Qn+1= D 。14、触发器有两个互非的输出端Q和，通常规定Q=1，=0时为触发器的 1 状态；Q=0，=1时为触发器的 0 状态。15、两个与非门组成的基本RS触发器，正常工作时，不允许 0 ，其特征方程为 ，约束条件为 。16、同步RS触发器，在正常工作时，不允许输入端R=S= 1 ，其特征方程为 ，约束条件为 SR=0 。17、把JK触发器 两个输入端子连在一起作为一个输入 就构成了T触发器，T触发器具有的逻辑功能是 保持 和 翻转 。18、让 T 触发器恒输入“1”就构成了T触发器，这种触发器仅具有 翻转 功能。第五章1下列逻辑电路中为时序逻辑电路的是 C 。 A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器2. N个触发器可以构成最大计数长度（进制数