MIPS处理器设计说明剖析文档格式.docx

1、Jg=sj1+sj2addu100001sub100010Jg=sj1-sj2subuSj1100011or000010Jg=sj1|sj2and000011Jg=sj1&sj2sla移位数000100Jgsjlrsr（2）I型指令：Immediateaddi001000ImmSj2= sj1+immaddiu001001andi001100Sj2= sj1&immori001101LwbaseoffsetoffsetMemorybase+immsw101011Memorybase+immslti001010sj1=Sj2sltu001011Sj1=sj2（3）J型指令：BeqIf sj1=s

2、j2 then branchBnq000101If sj1sj2 then branch3.2总体结构设计： 该MIPS主要由8个模块组成，各个子模块分别设计其特定的功能，最终利用一个总的模块进行子模块间连接，使得整个CPU能连贯执行指令，在仿真结果中观察设计结果，最终进行硬件下载，验证设计。其中各个模块简单功能如下： （1）存储器模块：具备基本的读写功能，用于存放数据和指令。（2）寄存器堆模块：由32个32位的寄存器组成，提供较大的存储空间，用于存放暂存数据和指令。（3）算术逻辑运算器模块：执行加减法等算术运算，与非或等逻辑运算，以及比较移位传送等操作的功能部件，是该CPU的设计核心部分，存

3、在不同的运算处理功能，是体现实验设计结果正确性的模块。（4）立即数扩展模块：执行I型指令时需要立即数扩展，该模块用于MIPS符号扩展，将16位数据扩展为32位数据。（5）主控制模块：用于控制各个模块之间的分工运行，产生不同数据通路的控制信号，保证指令顺序执行不发生紊乱。（6）ALU控制模块：用于生成ALU执行各种功能的控制信号，使ALU内部运行不发生紊乱。（7）分支跳转指令控制模块：用于生成分支和跳转指令的控制信号。（8）取指模块：进行指令的取出及译码，同时包括程序计数器PC运行设计。各模块间关系如下：3.3接口定义和接口时序说明：该CPU由cpu_clk和进行总的控制，并且输出程序计数器低4

4、位进行简易流水灯显示，CPU运行的结果包括逻辑运算等在仿真界面中进行分析和设计验证。cpu_clk上升沿有效rst位低电平时复位有效4 子模块详细设计4.1 存储器模块设计 4.1.1模块方案设计指令存储器用于存放CPU运算的程序指令和数据等，采用单端口存储器设计，设计最大为64个存储单元，每个存储单元数据宽度为32bit。 4.1.2 接口定义 序号接口信号名称方向（I/O）说明1clkI存储器工作时钟，频率为50Mhz2rst存储器片选信号，低有效3ExtMem_Adr 5:0存储器地址线4ExtMem_WR存储器读写信号，1为写反之读5ExtMem_Din 31:存储器输入数据线6Ext

5、Mem32 31:O存储器输出数据线 4.1.3 模块仿真验证4.2 寄存器堆模块设计 4.2.1模块方案设计该MIPS指令格式中的寄存器号是5bits，指令可以访问32个32位的寄存器。这32个32位的寄存器构成一个寄存器堆。 4.2.2 接口定义方向处理器工作时钟复位信号Raddr14:读寄存器堆时的第1个寄存器下标Raddr24:读寄存器堆时的第2个寄存器下标Waddr4:写寄存器堆时的寄存器下标We寄存器堆写使能7Wdata 31:待写入寄存器堆的数据8Rdata 131:读寄存器堆时第1个寄存器的输出9Rdata 231:读寄存器堆时第2个寄存器的输出 4.2.3 模块仿真验证4.3

6、算术逻辑运算器模块设计 4.3.1 模块方案设计 运用alu_clt控制运算器的各种运算，包括无符号数的加法运算，有符号数的加法运算，或逻辑运算，与逻辑运算，无符号数的减法运算，无符号小于置1运算，逻辑左移，逻辑右移，算术右移等。 4.3.2 接口定义ALU_DA 31:参与运算的第一个输入数据ALU_DB 31:参与运算的第二个输入数据alu_clt 3:运算功能编码alu_shift 4:偏移量ALU_Zero零标志位Alu_Overflow溢出标志位ALU_Dout 31:运算结果输出位 4.3.3 关键控制信号的产生SUBctr = alu_clt2;ANDctr = alu_clt0

7、;OVctr = !alu_clt1&alu_clt0;SIGctr = alu_clt0;OPctr1 = alu_clt2&alu_clt1|alu_clt3;OPctr0 = alu_clt1;4.3.4具体ALU实现如下图所示： 4.3.5 模块仿真验证 4.4 立即数扩展模块设计 4.4.1 模块方案设计设计一个32位MIPS符号扩展单元SE，用于将16位的数据转换为32位数据。 4.4.2 接口定义信号名端口说明描述Imm1615:来自指令寄存器的16位立即数AluSrc立即数扩展信号的使能端bus31:ExtImm3231:符号扩展后的32位立即数 4.4.3 模块仿真验证 4.

8、5 主控制模块设计 4.5.1 模块方案设计以指令译码结果中的6位操作码及相关信号产生整个数据通路中的各个控制信号。 4.5.2 接口定义操作码RegDst目的寄存器选择ALU输入信号选择ExtOp立即数扩展的使能信号RegWr寄存器写使能MemWr,存储器写使能MemtoReg寄存器的装载信号选择 4.5.3各控制信号的编码规则如下表所示：000001100101011010MemWr 4.5.4 模块仿真验证4.6 ALU控制模块设计 4.6.1 模块方案设计 通过译码结果中的高6位以及相关信号编码出数据通路中各个控制信号。 4.6.2 接口定义端口名称输入输出复位信号（高电平1有效）cp

9、u_clk时钟（上升沿有效）func5:功能区分Alu_ctrl3:Alu功能信号 4.6.3 执行R型指令func对应的Alu_ctrl编码如下表所示：Alu_ctrl000100000101010010010010010100110110101010011110011100 4.6.4 模块仿真验证4.7 分支跳转指令控制模块设计 4.7.1 模块方案设计 运用译码结果的高6位以及ALU的两个输入数据决定分支及分支和跳转指令的控制信号。 4.7.2 接口定义端口定义ALU_DA算术逻辑单元数据AALU_DB算术逻辑单元数据B指令操作码func,R指令的功能操作码Jump跳转信号使能端Bra

10、nch分支信号使能端 4.7.3 模块仿真验证4.8 取指模块设计 4.8.1 模块方案设计 由程序计数器，取出指令以及译码三个子模块构成总的取指模块。 4.8.2 接口定义1011shamt12imm16立即数1314Pc_out程序计数器输出 4.8.3 电路基本构成如下图所示：4.8.4 跳转和分支指令执行时PC_out的编码规律Jump：Pc_out= ALU_DA Branch ： Pc_out= Pc_out+1+ALU_DB正常情况下：=Pc_out+1 4.8.5 模块仿真验证5 设计总体连接及仿真验证5.1 设计总体连线5.2 在ISE仿真环境下仿真验证设计结果，仿真结果如下

11、图所示：5.3 仿真结果分析 由仿真结果得知该CPU执行的12条指令均正常运行，实验基本成功，但是设计较为简单，并未涵盖太多复杂指令，需要进一步改善，使其趋于完善。6、实践课总结和心得体会 西安邮电大学 电子工程学院 计算机组成与实践 实践课程过程考核表学生姓名班级/学号承担任务实验室微电子实验室所在部门微电子学系实施时间2015年3月6日 2015年6月19日实践课程：时间安排、具体内容及成绩考核具体内容安排考核结果第1周1、实践课程讲解，任务要求说明，学习和实践内容安排2、兼容MIPS格式指令系统设计第23周1、指令存储器设计，寄存器堆设计第46周1、ALU设计基本算术、逻辑单元的设计 3

12、2位超前进位加法器的设计 32位桶式移位寄存器的设计第78周1、取指令部件的设计2、立即数处理单元设计第911周1、单周期处理器设计R型指令的数据通路设计I型指令的数据通路设计Load/Store指令的数据通路设计分支指令/转移指令的数据通路设计 综合12条指令的完整数据通路设计第12周1、ALU控制单元设计，主控制单元的设计第1314周1、单周期处理器总体连接第1415周1、单周期处理器总体仿真验证第16周课程考核验收 指导教师对学生的评价学习态度 认真 一般 不认真学习纪律 全勤 偶尔缺勤 经常缺勤实践能力 很强 一般 较差指导教师对学生专业知识或社会实践能力等情况的意见 指导教师签字： 年 月 日西安邮电大学 电子工程学院 计算机组成与实践 实践课程成绩鉴定表进行时间成绩鉴定学习内容（20分）与教学任务计划结合程度（10分）与专业培养结合程度（6分）其它（4分）接受单位评价（20分）实践能力（10分）学习态度（6分）学习纪律（4分）报告鉴定（60分） 报告内容与实践过程紧密结合（15分）报告内容与教学计划内容紧密结合（15分）报告质量（主题、结构、观点、逻辑、资料、字数 30分）指导教师姓名孟李林职称教授成绩评语指导教师签字： 年 月 日