MIPS处理器Word下载.docx

1、固定浮点DSP型指令可进一步增强多媒体处理能力。这些以前只有在某些64位MIPS处理器上才使用的指令，包括乘法（MUL）、乘加（MADD）、乘减（MSUB）和“前导计数（count leading） 0s/1s”，在处理音频、视频和多媒体等数据流时，无需在系统中增加额外的DSP硬件即可提供更高的性能。功能强大的64位浮点寄存器和执行单元可加快某些任务的执行速度，比如一些DSP算法的处理、图形操作的实时计算。双单精度指令（Paired-Single instruction）在一个64位寄存器中装入了两个32位浮点操作数，从而实现单指令多数据操作（SIMD）。这种方法的执行速度是传统32位浮点单元

2、的两倍。浮点操作可选择软件仿真。MIPS64架构兼具32位和64位寻址模式，同时采用64位数据工作。这样一来，无需额外的存储器进行64位寻址就能获得64位数据的优势。为了便于从32位系列的移植，该架构还带有32位兼容模式，在这种模式中，所有寄存器和地址都是32位宽，MIPS32架构中出现的所有指令都被执行。 概况 特性 规格 资源 1991年，世界上第一个64位CPU面世 一个被强有力支持的软件生态系统逐渐形成并发展，可支持不同的市场领域 广泛用于多个市场SOHO网络、办公室自动化、网络/电信基础设施等等 64位地址空间，可实现超大存储器系统 64位寄存器，可实现更大存储器带宽 无缝MIPS3

3、2操作无需在32位处理和64位处理之间进行模式切换 固定长度的32位指令，便于指令解码 32 x 64位通用寄存器文件；可选映像寄存器（shadow register）组 强大的导入/存储RISC指令集，包括采用大多数格式的3操作数指令 （3个寄存器，2 个寄存器 + 立即操作数），分支/跳转选项，以及延迟跳转指令 无整数条件码，更易于超标量实现 高达64位的虚拟地址空间；高达59位的实际地址空间 单寻址模式，可提高频率，简化实现 支持8位、16位、32位和64位变量 堆栈操作的灵活软件管理 页表移动的灵活软件管理 整数乘法、除法支持 可选单/双精度浮点支持 32个64位浮点寄存器 延迟分支，

4、有助于高效编码 完全支持Big-Endian 和 Little-Endian系统 完全兼容MIPS I 和 MIPS II ISA 引入条件移动指令和数据预取指令，增强性能 标准化DSP操作：乘法（MUL）、乘加（MADD）和前导计数0/1s （CLZ/O） 完全兼容MIPS IV 和 MIPS V ISA 可选存储器管理单元（MMU），具有 TLB 或 BAT地址转换机制 可编程页面大小 页表移动（Page Table walk）的灵活软件管理 可选缓存器： 指令和/或数据缓存选择 回写或直写数据缓存选择 虚拟或实际寻址 增强型JTAG （EJTAG） 支持非侵入式调试概述MIPS 架构是目

5、前得到最广泛支持的处理器架构之一，它带有由业界标准工具、软件和服务组成的广泛的基础设施，有助于确保迅速实现可靠且具成本效益的 SoC 设计。MIPS 科技致力于以显著的成本优势为全球的半导体公司、ASIC 开发商和系统 OEM 厂商提供范围最广泛的低功耗、高性能处理器内核。MIPS拥有获奖的嵌入式微处理器内核、指令集架构和系统控制器，并整合有一系列完整的软件和系统级调试工具，可提供应对不断变化的市场要求的最大灵活性和便利性:高性能、低功耗、低芯片成本和快速上市。处理器内核 能够提供高性能、低功耗和小尺寸优势，且能力范围最广泛的32位和64位可综合硬核。架构 可授权的、具有高扩展性的MIPS32

6、 和 MIPS64架构能够针对特定应用要求实现最优化的解决方案，同时可充分利用广泛范围的业界标准工具和软件。工具及软件包括MIPS Navigator ICS （集成元件套件） 在内的软件工具支持所有MIPS32 与 MIPS64 处理器内核 ，并能与CodeSourcery公司为MIPS优化的SG+ GNU-based Toolchain工具链完全集成，从而提供了一个完整的开发环境和一套丰富的、易于安装和使用的软件程序。MIPS还提供有用于先进的调试和分析的各种插件。对于JTAG-based调试，MIPS提供有System Navigator JTAG探针系列。这些器件支持任何MIPS-Ba

7、sed设计的调试。MIPS System Navigator probes探针支持目前所有MIPS32处理器，包括4K与 4KE内核到最新的74K 与 1004K内核。MIPS科技还与生态系统合作伙伴广泛合作，帮助各大公司实现同类最佳工具和操作系统，比如Express Logic、Green Hills Software、微软、MontaVista Software 和 Wind River Systems。 希望能从处理器IP获得最大灵活性的微处理器开发人员，可采用业界标准MIPS架构解决方案，這是業界唯一作为标准产品授权的架构IP。MIPS架构20年多前由斯坦福大学开发，是一种简洁、优化、

8、具有高度扩展性的 RICS 架构。它的基本特点是：包含大量的寄存器、指令数和字符、可视的管道延时时隙，这些特性使 MIPS 架构能够提供最高的每平方毫米性能和当今 SoC 设计中最低的能耗。MIPS架构产品包括： MIPS32指令集架构，可以无缝兼容，便于客户从旧代到新代的移植，同时能够保护现有软件的投资。 特定应用扩展（Application Specific Extension，ASE），可提升特定类型应用的性能，其包括： 业界标准MIPS32架构的MIPS DSP ASE信号处理扩展，能够提升客户SoC的媒体性能。 SmartMIPS ASE，可在智能卡及其它安全数据应用中实现前所未有的

9、安全性。 MIPS16e 代码压缩 ASE，能减少多达40%的存储器使用量。 MIPS-3D ASE，可在数字娱乐和多媒体产品中实现高性能三维图像处理的一种具成本效益的解决方案。此外，MIPS架构是目前得到最广泛支持的处理器架构之一，它带有由业界标准工具、软件和服务组成的广泛的基础设施，有助于确保迅速、可靠且具成本效益的开发。处理器內核 MIPS科技可提供业界最广泛的低功率、高性能嵌入式微处理器内核，并已被全球数亿台产品所采用。MIPS科技致力于开发可满足每个设计独特需求的处理器内核，从入门级到业界最高性能的内核都涵盖在内。MIPS瞄准可推动下一代嵌入式设计发展的高成长市场，包括数字消费类应用

10、，并已在移动应用、宽带接入、网络、以及高端通信等市场拥有日益增长的影响力。 MIPS科技于2012年5月发布了新款Aptiv处理器内核。Aptiv内核包含三个处理器系列，可满足入门级、中端和高端内核解决方案的广泛应用需求。每个系列可提供同类产品的顶级Coremark性能，并能以优异的芯片面积和功率效率实现高性能。更多有关新款Aptiv处理器内核的信息请见以下内容，或点击这里。 除了32位架构处理器，MIPS也是64位处理器的领导者。1991年推出的全球首款64位微处理器R4000，就是采用MIPS架构。后续采用MIPS64 架构的设计都已获得显着进展，并有多家MIPS架构授权客户持续创新，成功

11、开发出64位处理器。Classic核心32位和64位内核MIPS科技公司拥有业界最广泛的低功耗、高性能嵌入式微处理器，为全球数以千万计的产品提供支持。从入门级到业界一些最高性能内核，该公司针对每一种特定设计需求开发处理器内核。MIPS瞄准快速增长的市场，为下一代嵌入式设计铺平道路，包括新兴的宽带接入、创新性数字消费和网路，以及最尖端的通信。64位内核全球首款以MIPS架构为基础的64位微处理器R4000是于1991年问世的。之后，采用MIPS64架构的设计逐渐得到市场认可，多家MIPS架构授权客户亦持续创新和开发64位处理器，并获得极大的成功。过去十年来，MIPS科技一直专注于提供MIPS32

12、-based、完全可综合处理器核心IP产品。然而，在网络、数字家庭和移动市场的软件和应用程序复杂度日益提升，以及客户需求的推动下，MIPS最近宣布了内部计画代号为Prodigy的下一代可授权处理器内核IP。MIPS32 1074K在新的用户使用和交互模式的推动下，家庭娱乐消费产品正在快速增长中。从传统的利用PC或笔记本电脑上网的方式延伸，网络连接技术已开始渗入数字家庭产品中。家中的平板电视现已成为多种网络媒体和内容的门户，并能实现诸如与家人和朋友进行视频聊天等更多样化的服务。这些全新的使用模式革新了传统的数字家庭产品，因此它们所运行的底层平台需要新的性能水平才能适应这样的转变。为克服这种先进性

13、能挑战，MIPS科技推出了最新的一致多处理器IP产品，即新款MIPS32 1074K一致处理系统（CPS）。1074K CPS为MIPS科技的可授权处理器IP产品组合设立了新的性能标准，其性能超过15,000 CoreMark，在40纳米、1.5 GHz的最差情况下，最高可达到12,000 DMIPS。1074K CPS是一款完全可综合多核IP，它采用商业化、非定制的标准单元和内存，可达到高频频率。利用1074K CPS可轻松实现超高性能的多核系统，并在特定功能配置方面拥有最大灵活性，同时还能在不同的晶圆代工厂、工艺节点和几何尺寸之间进行移植。1074K CPS基于两项高性能技术的结合将一致多

14、处理的超纯量、无序（OoO） MIPS32 74K处理器做为基本CPU。74K采用多指令执行（multi-issue）、15级OoO架构，现已量产，并有多家客户将其用在数字电视、机顶盒和各种家庭网络应用中。其已广泛用于联网数字家庭产品。针对这种日益增长的市场趋势，为进一步优化该内核，MIPS科技最近增强了74K内核，使它在JavaScript和网络应用方面的性能提升30%之多。1074K CPS以74K为核心，是现今高性能SoC设计的理想平台，并具有未来进一步提升性能的空间。 与晶圆厂工艺无关的完全可综合、多处理器IP，能以商业化、非定制标准单元和内存支持超高频率 高速缓存一致多处理系统，最多

15、可支持4个内核配置 采用15级超标量OoO 74K系列内核的增强版为基本CPU，是联网消费产品和高集成度家用网关的理想高性能多处理平台 相比稍早发布的74K内核RTL，可使JavaScript和联网应用的每内核性能提升20-30% 拥有广泛的应用软件和操作系统生态系统支持一个完整的一致多处理系统，包括： 1到4个1074K“基本”内核 1074K基本内核=带15级管线的74K超标量无序高性能处理器，以及可与一致性管理单元相连接的高速缓存一致性结构 一致管理（CM）单元 高吞吐量的一致性架构，可内部支持关键数据路径上256位带宽的总线，以及连接L2缓存和SoC实现方案中其它系统逻辑的外部读取数据

16、接口 I/O 一致单元 （IOCU） 硬件加速I/O一致性，卸载CPU上的软件执行开销 集群功率控制器（CPC） 多核功率门控、频率门控和复位管理 全局中断控制器（GIC） 系统和处理器间中断控制器 EJTAG/PDtraceTM模块，用于整个一致系统的先进调试/跟踪浮点单元（FPU） MIPS 32 1074Kf内核版本的每个内核均带有IEEE 754-兼容FPU，可与MIPS 64位 FPU架构兼容 支援单和双精度数据类型 每个内核中，循序（in-order）、双指令执行（dual-issue）管线与整数管线分离一致管理（CM）单元 采用MESI协议来管理一致性 支持以下特性，可最大化多核

17、集群的吞吐量： 关键内部数据路径上256位带宽的读取总线（每个内核与CM间有4倍总线宽度） 从CM到L2缓存直至系统互连的256位带宽读取接口 通过L1缓存到缓存传输、推测性读取外部存储器以及全局化高速缓存操作来提高性能 全局配置寄存器（GCR），用于配置/控制CM方案集群功率控制器（CPC） 通过关断以及利用时钟频率或电压岛控制启动一致处理系统中的一个或多个内核，可提供具有高度可扩展性的性能/功率管理 能与不同电源域中的每个内核一起运作I/O 一致单元 （IOCU） 连接非一致I/O外设传输，实现事务一致 支持每事务属性，可探测L1高速缓存、L1+L2高速缓存，或非一致事务，以及I/O优先级

18、全局中断控制器（GIC） 支持系统级中断和处理器间中断 向特定内核或VPE发送中断信号 可配置#系统中断 （多达256个） 开发工具 MIPS Navigator ICS 集成开发环境（IDE）、软件套件、周期准确和指令准确仿真模型、EJTAG以及PDtrace探针 专为MIPS而优化的CodeSourcery - SG+ 工具链基本内核：1074Kf （with FPU）配置：双核工艺：40nm G （TSMC）单元库：TSMC 12 track, SVtTSMC 12 track, MVt/OD频率： 1.2 GHz 1.5 GHz 功率：0.36 mW/MHz0.43 mW/MHz面积：

19、4.1 mm2上述数据均为针对速度优化的结果（如需要可提供针对面积和功率优化的规格参数）上述数据为采用TSMC的免费标准单元和Dolphin的内存所获得；提到的速度为包含信号完整性分析和10% OCV以及25 ps时钟频率抖动生产余量的最差情况。注：频率、功耗和尺寸取决于配置方案、综合、芯片供应商，以及工艺和单元库。双核配置：2个内核+具有硬件IO一致性的一致管理单元。每个内核都配置有32K/32K缓存、32 表项双 TLB、以及硬件浮点单元。Boot-CPS： 1004K/1074K CPS启动代码范例 1074K 一致处理系统数据手册 1074K CPU 系列软件使用手册 1004K 10

20、04K同步处理系统（CPS）是业界首款多线程多处理器IP内核。同步多核架构中每一个内核都整合了多线程，这使得1004K 多处理器在性能上超越了基于单线程处理器内核的多核系统。这种性能提升于硬件和软件基本上都是“免费的”，因为较之普通的SoC设计，各个内核中的额外硬件线程的尺寸极小，而且多线程采用了相同的支持对称多处理（SMP）的操作系统和软件编程模型来作为同步多核平台。1004K同步处理系统集成了4个多线程内核，这些内核通过同步管理单元连接，以维持每个CPU中L1高速缓存的同步性。该系统包含一个可选模块，可为I/O外设提供数据传输一致性，从而卸载一般作为操作系统的一部分以软件运行的I/O一致方

21、案，实现性能的提升。这个同步处理系统还带有一个全局中断控制器，能支持多达256个中断，并把这些中断分配到各个内核，乃至每个内核中的硬件线程上。整个系统可与MIPS L2高速缓存控制器（可单独提供）一起工作，并经由一个256位扩展宽接口与同步管理单元连接，以实现同步系统和L2高速缓存之间的吞吐量最优化。系统还带有一个EJTAG和一个“同步性感知（coherence -aware）”PDtrace （程序和数据跟踪）模块，可通过开发工具在系统的每个CPU内核和同步单元中提供同步可视化。1004K CPS 最初提供两个版本：采用整数内核的1004Kc 和每个内核都带一个浮点单元的1004Kf。 一个

22、采用多线程，性能超越传统多处理器解决方案的同步多处理器系统 最多可集成4个多线程CPU内核，每个内核带2个硬件线程/内核 多线程补足多核 以最小的硅成本增加充分发挥SMP操作系统和编程模型的优势 硬件I/O 同步性 省却CPU软件执行I/O同步性的开销 内核和系统级的配置和可扩展性，可处理广大范围的价格/性能实现点，获得最佳产品实现方案 可授权IP内核 促进业界的广泛采纳一个完整的同步多处理系统，包括： 1到4个1004K多线程“基本”内核（多达8个硬件线程） 同步管理（CM）单元 系统的“粘合剂”，用于管理内核和I/O之间的同步运作 I/O 同步单元 （IOCU） 该硬件模块可省却在CPU上

23、软件执行I/O同步性的开销 连接L2高速缓存控制器的256位扩展接口（可单独提供） EJTAG/PDtraceTM模块，用于整个同步系统的高级调试/跟踪1004K基本内核 9级管线，每内核性能超过1.5 DMIPS/MHz 每个内核都支持单或双线程操作 采用虚拟处理元件（VPE）来实现硬件多线程 提供整数（1004Kc）和浮点（1004Kf）版本 支持MIPS32 DSP ASE Revision 1修订版 同步性端口带有用于后台同步性检测的重复数据高速缓存标记 设计期间可配置性，可对指令和数据TLB（转换后备缓冲区）、高速缓存、中间结果暂存RAM及其它选项进行选用及大小排列 IEEE 754

24、-兼容FPU，兼容MIPS 64位 FPU架构（仅1004Kf 版本） 支持单和双精度数据类型 循序（in-order）、双指令执行（dual-issue）管线与整数管线分离同步管理（CM）单元 采用MESI协议管理同步性 工作时钟与CPU相同（1:1），实现性能最大化 256位扩展接口，实现L2高速缓存控制器（可选项）吞吐量最大化 通过L1缓存到缓存传输、推测性读取外存储器以及全局化高速缓存操作来提高性能 I/O 同步单元 （IOCU） 可选用 连接非同步I/O外设传输，实现事务同步性 支持每事务属性，以探测L1高速缓存、L1+L2高速缓存，或非同步事务，以及I/O优先级全局中断控制器（GI

25、C） 可选用 可配置#系统中断 （多达256个） MIPS Navigator ICS IDE、软件工具箱、MIPSsim、EJTAG和PDtrace探针 专为MIPS优化的CodeSourcery - SG+ 工具链频率 （MHz）800 （最坏情况）总面积 *4.2mm2性能1.5/内核 DMIPS/MHz 工艺TSMC 65GP频率、功耗和尺寸取决于配置方案、综合、芯片供应商、工艺以及单元库。上面提到的速度是PTSI，不包含OCV、时钟抖动或设计余量 *配置：2个内核，每个内核都包含有2个线程和32KB 指令/数据高速缓存、同步管理器（CM），以及全局中断控制器（GIC）。 74K 74

26、K内核系列是业界首款采用行业标准库和EDA流程实现的超过1GHz的完全可综合处理器。74K内核系列基于MIPS最新的带无序指令分配 （out-of-order instruction dispatch）的超标量微架构。这种创新的嵌入式微架构还整合了MIPS DSP 专用扩展（Application Specific Extension，ASE） Rev2。这些指令，结合一个双指令执行（dual-issue）74K微架构，相比利用前代架构中的DSP ASE实现的RISC，信号处理性能可提高60%之多。74K系列的特点在于能够为高性能SoC设计提供所有基本优势，同时显著降低总芯片面积、成本和功耗。74K内核系列得到一套功能强大的软件开发工具、MIPS DSP库以及第三方DSP应用网络的支持。SoC设计人员因此能够在专一的设计环境下工作，可把DSP功能性移植到74K内核上，从而大幅度降低系统成本。该内核IP有两种版本，即带浮点单元支持的74Kf内核，和没有浮点单元支持的74Kc内核。