ARMCortex各系列处理器分类比较文档格式.docx

1、8/16位 SIMD 运算硬件除法（2-12 周期）浮点单元单精度浮点单元符合 IEEE 754单和双精度浮点单元与IEEE 754 兼容流水线3级3级+分支预测6级超标量 + 分支预测DMISP/MHz0.90.991.251.501.251.522.14/2.55/3.23中断NMI+1-32物理中断NMI+ 1-240物理中断NMI + 1240物理中断中断优先级8256唤醒中断控制器最多240个内存保护带有子区域和后台区域的可选 8 区域 MPU带有子区域和后台区域的可选8区域 MPU可选的8/16区域 MPU，带有子区域和背景区域睡眠模式集成的 WFI 和 WFE 指令和“退出时睡眠

2、”功能。睡眠和深度睡眠信号随 ARM 电源管理工具包提供的可选的Retention 模式睡眠和深度睡眠信号。随 ARM 电源管理工具包提供的可选保留模式集成WFI 和WFE 指令和“退出时睡眠”功能。随 ARM 电源管理工具包提供的可选 Retention 模式集成 WFI 和 WFE 指令以及Sleep On Exit功能。休眠和深度休眠信号。ARM 电源管理工具包及可选Retention模式增强的指令硬件单周期 （32x32） 乘法选项硬件除法（2-12 个周期）和单周期 （32x32） 乘法、饱和数学支持。调试可选 JTAG 和Serial-Wire 调试端口。最多 4 个断点和 2 个

3、观察点可选 JTAG 和串行线调试端口。最多 8 个断点和 4 个检测点。可选的 JTAG 和 串行线调试 端口。最多 8 个断点和 4 个观察点。跟踪可选指令跟踪 （ETM）、数据跟踪 （DWT） 和测量跟踪 （ITM）Cortex-A系列：ARM Cortex-A 系列是一系列用于复杂操作系统和用户应用程序的应用程序处理器。Cortex-A 系列处理器支持 ARM、Thumb 和 Thumb-2 指令集。A5：一个高性能、低功耗的ARM宏单元，带有L1高速缓存子系统，能提供完全的虚拟内存功能。Cortex-A5 处理器实现了 ARMv7 体系结构并运行 32 位 ARM 指令、16 位和

4、32 位 Thumb 指令，还可在 Jazelle 状态下运行 8 位 Java 字节码。Cortex A-5 是最小以及最低功耗的 Cortex-A 处理器，但处理性能比其他A系列差。A7：Cortex-A7 处理器的功耗和面积与超高效 Cortex-A5 相似，但性能提升 1520%，Cortex-A7是ARM的大小核设计中的小核部分，并且与高端 Cortex-A15 CPU 体系结构完全兼容。Cortex-A7处理器包括了高性能处理器Cortex-A15的一切特性，包括虚拟化（virtualization）、大容量物理内存地址扩展（Large Physical Address Exten

5、sions （LPAE），可以寻址到1TB的存储空间）、NEON、VFP以及AMBA 4 ACE coherency （AMBA4 Cache Coherent Interconnect （CCI）。Cortex-A7支持多核MPCore的设计以及Big+Little的大小核设计。小型高能效的 Cortex-A7 是最新低成本智能手机和平板电脑中独立 CPU 的理想之选，并可在 big.LITTLE 处理配置中与 Cortex-A15 结合。A8：第一个使用ARMv7-A架构的处理器，很多应用处理器以Cortex-A8为核心。Cortex-A8处理器是一个双指令执行的有序超标量处理器，针对高度

6、优化的能效实现可提供2.0DhrystoneMIPS（每MHz），这些实现可提供基于传统单核处理器的设备所需的高级别的性能。在市场中构建了ARMv7体系结构，可用于不同应用，包括智能手机、智能本、便携式媒体播放器以及其他消费类和企业平台。分开的L1指令和数据cache大小可以为16KB或者32KB，指令和数据共享L2cache，容量可以到1MB。L1和L2cache的cache数据宽度为128比特，L1cache是虚拟索引，物理上连续，而L2完全使用物理地址。Cortex-A8的L1cache行宽度为64byte，L2cache在片内集成。另外和Cortex-A9相比，由于Cortex-A8支

7、持的浮点VFP运算非常有限，其VFP的速度非常慢，往往相同的浮点运算，其速度是Cortex-A9的1/10。Cortex-A8能并发某些NEON指令（如NEON的load/store和其他的NEON指令），而Cortex-A9因为NEON位宽限制不能并发。Cortex-A8的NEON和ARM是分开的，即ARM核和NEON核的执行流水线分开，NEON访问ARM寄存器很快，但是ARM端需要NEON寄存器的数据会非常慢。A9：Cortex-A9MPCore或者单核处理器单MHz性能比Cortex-A5或者Cortex-A8高，支持ARM,Thumb,Thumb-2,TrustZone,Jazelle

8、RCT，JazelleDBX技术。L1的cache控制器提供了硬件的cache一致性维护支持多核的cache一致性。核外的L2cache控制器（L2C-310,orPL310）支持最多8MB的cache。Cortex-A9的L1cache行宽度为32byte，L2cache因为多核的原因在核外集成，即通过SCU来访问多核共享的L2cache。常见的Cortex-A9处理器包括nVidias双核Tegra-2,以及TIOMAP4平台。使用Cortex-A9处理器的设备包括Apple的ipad2（appleA5处理器），LGOptimus2X（nVidiaTegra-2），SamsungGalax

9、ySII等 A15：Cortex-A15MPCore处理器是目前Cortex-A系列中性能最高的处理器，一个突出的特性是其硬件的虚拟化技术（Hardwarevirtualization）以及大物理内存的扩展（LargePhysicalAddressExtension（LPAE）,能寻址到1TB的内存）。目前集成Cortex-A15的处理器量产的只有Samsung的Exynos5系列处理器，但TI的OMAP5系列处理器也采用Cortex-A15的核。具体的设备有ArndaleBoard。A17:A12的提升版，也就将A12合并到A17中，最新的高性能ARMv7-A核处理器，以更小和更节能的优势，

10、提供与A15相仿的性能。相比A9 有60%的性能提升。仍为32位ARMv7Cortex-A17处理器提供了优质的性能和高端的特性使它理想的适合每一个屏幕,从智能手机到智能电视。 Cortex-A17处理器架构上与广泛使用Cortex-A7处理器一致，促使下一代中档设备基于big.LITTLE技术。A53：最低功耗的ARMv8处理器，能够无缝支持32和64位代码。是世界上能效最高，面积最小的64位处理器。使用高效的8-stage顺序管道和提升的获取数据技术性能平衡。Cortex-A53提供比Cortex-A7更高的性能，并能作为一个独立的应用处理器或在big.LITTLE配置下，搭配Cortex

11、-A57处理器，达到最优性能、可伸缩性和能效。A57：最高效的64位处理器，用于扩展移动和企业计算应用程序功能，包括计算密集型64位应用，比如高端电脑、平板电脑和服务器产品。性能比A15提升一倍。A72：Cortex-A72 是 ARM 性能最出色、最先进的处理器。于 2015 年年初正式发布的Cortex-A72是基于 ARMv8-A 架构、并构建于 Cortex-A57 处理器在移动和企业设备领域成功的基础之上。在相同的移动设备电池寿命限制下，Cortex-A72 能相较基于 Cortex-A15 处理器，28纳米工艺节点的设备，提供3.5倍的性能表现，展现优异的整体功耗效率。Cortex

12、-A72 的强化性能和功耗水平重新定义了 2016 年高端设备为消费者带来的丰富连接和情境感知（context-aware）的体验。Cortex-A72 可在芯片上单独实现，也可以搭配 Cortex-A53 处理器与ARM CoreLinkTM CCI高速缓存一致性互连（Cache Coherent Interconnect）构成 ARM big.LITTLETM 配置，进一步提升能效。Cortex-A列规格对比Cortex-A5Cortex-A7Cortex-A8Cortex-A9Cortex-A15发布时间2009年12月2011年10月2006年7月2008年3月2011年4月时钟频率1

13、GHz1GHz on 28nm1GHz on 65nm2GHz on 40nm2.5GHz on 28nm执行顺序顺序执行乱序执行多核支持1 to 41MIPS/MHz1.61.92 2.5 3.5 VFP/NEON 支持VFPv4/NEONVFPv3/NEON半精度扩展（16-bit floating-point）是否,只有32-bit单精度和64-bit双精度浮点FP/NEON 寄存器重命名否GP寄存器重命名硬件的除法器LPAE （40-bit physical address）硬件虚拟化big.LITTLENoLITTLEBig融合的MAC 乘累加流水线级数 pipeline stage

14、s8139 to 1215+指令译码 decodesPartial dual issue2 （dual-issue）3返回堆栈stack条目448 浮点运算单元FPUOptionalYesAMBA总线宽度64-bit I/F AMBA 3128-bit I/F AMBA 464 or 128-bit I/F 2 64-bit I/F 128-bit L1 Data Cache Size 4K to 64K8KB to 64KB16/32KB16KB/32KB/64KB32KBL1 Instruction Cache Size L1 Cache Structure2-way set associ

15、ative （Inst） 4-way set associative （Data）associativeL2 Cache typeExternalIntegratedL2 Cache size-128KB to 1MB512KB to 1MBL2 Cache Structure8-way set Cache line （bytes）3264Classic处理器：ARM7：1994年推出，使用范围最广的 32 位嵌入式处理器系列。0.9MIPS/MHz的三级流水线和冯诺依曼结构ARM9：ARM9 系列技术特点 基于 ARMv5TE 架构 高效的 5 级流水线，更快的吞吐量和系统性能，哈佛结构o

16、提取/解码/执行/内存/写回 同时支持ARM和Thumb指令集o 高效 ARM-Thumb 交互工作允许最佳组合性能和代码密度 哈佛架构 - 独立的指令和数据内存接口o 可用内存带宽增加o 同时访问 I & D 内存o 更高性能 31 x 32 位寄存器 32 位 ALU 和桶行移位器 32 位 MAC 块增强CoreSight ETM9接口用于增强调试和 trace 标准AMBAAHB 接口 协处理器接口内存控制器 内存操作受 MMU 或 MPU 控制 MMU 提供o 虚拟内存支持o 快速上下文切换扩展 （FCSE） MPU 支持o 内存保护和边界o 应用沙坑效应 写缓冲o 从外部内存解耦内

17、部处理器o 可在 4 个独立地址中存储 16 个字o 清除缓冲脏行灵活的缓存设计 硬件缓存架构 大小可从 4 KB 到 128 KB（以 2 的方幂形式增长） I & D 缓存可具有独立大小 行长度固定为 8 个字 固定 4 向集关联 零等待状态存取 关键词首先缓存行填充 无阻塞 虚拟寻址灵活的 TCM 设计 哈佛机构 大小可为 0 KB 或 4 KB 到 1 MB（以二次方形式增长） 可具有独立大小 可为 RAM 或 ROM 允许等待状态 ARM968上的双存储 TCM 物理寻址o 将非顺序存取停止一个周期以允许地址转换DSP 增强 单周期 32x16 乘法器实现o 加快所有乘法指令o 流水

18、线设计允许一个 16x16 或 32x16 开始每个周期 新的 32x16 和 16x16 乘法指令o 允许独立存取 16 位半寄存器o 允许压缩的 16 位操作数高效使用 32 位带宽o ARM ISA 提供 32x32 乘法指令 有效微小数字饱和算法o QADD、QSUB、QDADD、QDSUB 前导零计数指令o CLZ 加快标准化和除法ARM11：ARM11处理器系列所提供的引擎可用于当前生产领域中的很多智能手机，还广泛用于消费类、家庭和嵌入式应用程序。该处理器的功耗非常低，提供的性能范围为小面积设计中的 350 MHz 到速度优化设计中的 1 GHz（45 纳米和 65 纳米）。ARM

19、11 处理器软件可以与以前所有 ARM 处理器兼容，并引入了用于媒体处理的 32 位 SIMD、用于提高操作系统上下文切换性能的物理标记 cache、强制实施硬件安全性的 TrustZone 以及针对实时应用的紧密耦合内存。ARM11 处理器系列功能： 强大的 ARMv6 指令集架构 ARMThumb指令集可以减少高达 35% 的内存带宽和大小需求 用于执行高效嵌入式 Java 的 ARMJazelle技术DSP 扩展 SIMD（单指令多数据）媒体处理扩展可提供高达 2 倍的视频处理性能 作为片上安全基础的 ARMTrustZone技术（ARM1176JZ-S和 ARM1176JZF-S 处理

20、器） Thumb-2 技术（仅ARM1156（F）-S），可提高性能、能效和代码密度 低功耗：o 0.21 mW/MHz （65G），包括 cache 控制器o 节能关闭模式能够处理高级工艺中的静态漏电情况 高性能整数处理器o 8 级整数流水线可提供高时钟频率（对于 ARM1156T2（F）-S 为 9 级）o 单独的加载-存储和算术流水线o 分支预测和返回栈 高性能内存系统设计o 支持 4-64k cache 大小o 针对多媒体应用领域的、带 DMA 的可选紧密耦合内存o 对于媒体处理和网络应用领域，高性能 64 位内存系统加快了数据存取速度o ARMv6 内存系统架构加快了操作系统上下文切

21、换速度 矢量中断接口和低中断延迟模式提高了中断响应速度和实时性能 用于汽车/工业控制和三维图形加速的可选矢量浮点协处理器（ARM1136JF-S、ARM1176JZF-S 和 ARM1156T2F-S 处理器） 所有 ARM11 系列处理器都作为符合ARM-Synopsys 参考方法的可交付项来提供，从而显著缩短了生成内核的特定技术实现的时间，以及生成一组完整的行业标准视图和模型的时间。Classic处理器比较ARM7ARM9ARM11冯诺依曼ARMv5TE（哈佛）指令集ARM、ThumbARM、Thumb、Thumb-25级8级DMIPS/MHz0.91.11.2NMU无有单指令多数据扩展浮

22、点支持是（VFP9）是（VFP11）Cache支持密集耦合内存TrustZone安全扩展是（仅ARM1176JZ（F）-S）Cortex-R系列：R4：第一个基于ARMv7-R体系的嵌入式实时处理器。专用于大容量深层嵌入式片上系统应用，如硬盘驱动控制器、无限基带处理器、消费产品手机MTK平台和汽车系统的电子控制单元。R5：2010年推出，基于ARMv7-R体系，扩展了 Cortex-R4 处理器的功能集，支持在可靠的实时系统中获得更高级别的系统性能、提高效率和可靠性并加强错误管理。这些系统级功能包括高优先级的低延迟外设端口 （LLPP） 和加速器一致性端口 （ACP），前者用于快速外设读写，后

23、来用于提高效率并与外部数据源达成更可靠的高速缓存一致性。基于 40 nm G 工艺，Cortex-R5 处理器可以实现以将近 1 GHz 的频率运行，此时它可提供 1,500 Dhrystone MIPS 的性能。该处理器提供高度灵活且有效的双周期本地内存接口，使 SoC 设计者可以最大限度地降低系统成本和功耗。R7：Cortex-R7 处理器是性能最高的 Cortex-R 系列处理器。它是高性能实时 SoC 的标准。Cortex-R7 处理器是为基于 65 nm 至 28 nm 的高级芯片工艺的实现而设计的，此外其设计重点在于提升能效、实时响应性、高级功能和简化系统设计。基于 40 nm G 工艺，Cortex-R7 处理器可以实现以超过 1 GHz 的频率运行，此时它可提供 2,700 Dhrystone MIPS 的性能。该处理器提供支持紧密耦合内存 （TCM） 本地共享内存和外设端口的灵活的本地内存系统，使 SoC 设计人员可在受限制的芯片资源内达到高标准的硬实时要求。Cortex-R系列处理器比较ARM Cortex-R4A