锁相环路Word文档下载推荐.docx

1、一、鉴相器（PD）设压控振荡器的输出电压为o0 是压控振荡器未加控制电压时固有振荡角频率，o（t）是以o0为参考的瞬时相位，环路输入电压为，其相位可改写为则之间的瞬时相位差为设鉴相器具有正弦鉴相特性，则二、压控振荡器（VCO）= 0 附近，控制特性近似线性：可见压控振荡器是一个理想的积分器，将积分符号用微分算子p=d/dt 的 倒数表示，则得1. 3 集成锁相环路按电路构成分类，继承锁相环分为模拟锁相环和数字锁相环；按用途分类，集成锁相环分为通用PLL和专用PLL。1.3.1模拟锁相环L562 图6-3 L562的原理框图及芯片图L562的原理框图如图5-3所示。L562内部VCO 采用射极耦

2、合多谐振荡器电路。设起始时V1导通、 V2截止，则VCC通过V3 、 V1向C充电，充电电流为I02 。由于V1导通时UE1 VCC UBE（on） ，故C充电使UE2下降，当其下降到（ VCC UDUBE（on） ）时， V2导通,使UC2由VCC下降为 （ VCC UD），致使V1截止， VCC通过V4、 V2向C反向充电，充电电流为I01 ，使UE1下降，直到引起V1重新导通、 V2又截止。如此循环振荡频率为1.3.2数字锁相环CC4046锁相环CC4046为数字PLL，内有两个PD、VCO、缓冲放大器、输入信号放大与整形电路、内部稳压器等。它具有电源电压范围宽、功耗低、输入阻抗高等优点

3、，其工作频率达1MHz，内部VCO 产生50% 占空比的方波，输出电平可与TTL电平或CMOS 电平兼容。同时，它还具有相位锁定状态指示功能。锁相环CC4046的原理框图及芯片图如图6-4所示。图6-4 锁相环CC4046的原理框图及芯片图信号输入端：允许输入0.1V左右的小信号或方波，经A1放大和整形，提供满足PD要求的方波。 PD由异或门构成，具有三角形鉴相特性。它要求两个输入信号均为50%占空比的方波。当无输入信号时，其输出电压为VDD/2，用以确定VCO的自由振荡频率PD由异或门构成，具有三角形鉴相特性。当无输入信号时，其输出电压为VDD/2，用以确定VCO的自由振荡频率。通常输入信噪

4、比以及固有频差较小时采用PD，输入信噪比较高或固有频差较大时，采用PD 。R1 、R2、C 确定VCO 频率范围。R1 控制最高频率，R2 控制最低频率。 R2= 时，最低频率为零。无输入信号时， PD 将VCO 调整到最低频率1.4 锁相环路的应用简介一、锁相环路的基本特性（1） 环路锁定时，鉴相器的两个输入信号频率相等，没有频率误差。（2） 频率跟踪特性：环路锁定时，VCO 输出频率能在一定范围内跟踪输入信号频率的变化。（3） 窄带滤波特性：可以实现高频窄带带通滤波。二、锁相鉴频电路 图6-5 锁相鉴频电路原理框图工作原理：输入为调频信号，当环路锁定后，压控振荡器的振荡频率就精确地跟踪输入

5、调频信号的瞬时频率而变化，产生具有相同调制规律的调频信号。只要压控振荡器的频率控制特性是线性的，压控振荡器的控制电压uc（t） 就是输入调频信号的原调制信号。要求：捕捉带 输入调频信号的最大频偏环路带宽大于输入调频信号中调制信号的频谱宽度三、调幅波的同步检波 图6-6锁相同步检波的原理框图输入为调幅信号或带有导频的单边带信号，LF的通频带很窄，使锁相环路锁定在调幅信号的载频上，这样压控振荡器就可以提供能跟踪调幅信号载波频率变化的同步信号。再利用同步检波器可以得到解调电压输出。注意：压控振荡器输出电压与输入已调信号的载波电压间有/2的固定相移，因此须经过/2的移相器加到同步检波器上，这样才能使V

6、CO输出电压与已调信号的载波电压同相。四、锁相接收机（利用窄带跟踪特性）信号频率漂移较严重时，若采用普通接收机，就要求带宽较宽，这可能导致接收机输出信噪比严重下降而无法检出有用信号采用锁相接收机，利用PLL 的窄带跟踪特性，就可自动跟踪信号频率进行接收，有效提高输出信噪比。 图6-7 锁相接收机原理框图学习项目小结：通信与电子设备中广泛采用的反馈控制电路有自动增益控制电路（AGC）、自动频率控制电路（AFC）和自动相位控制电路（APC），它们用来改善和提高整机的性能。AGC用来稳定输出电压或电流的幅度；AFC 用于维持工作频率的稳定；APC又称锁相环路（PLL），用于实现两个电信号的相位同步。

7、锁相环路是利用相位的调节以消除频率误差的自动控制系统，由鉴相器、环路滤波器、压控振荡器等组成。当环路锁定时，环路输出信号频率与输入信号（参考信号）频率相等，但两信号之间保持一恒定的剩余相位误差。锁相环路广泛应用于滤波、频率合成、调制与解调等方面。在锁相环路中应搞清楚两种自动调节过程，若锁相环路的初始状态是失锁的，通过自身的调节，由失锁进入锁定的过程称为捕捉过程；若环路初始状态是锁定的，因某种原因使频率发生变化，环路通过自身的调节来维持锁定的过程，称为跟踪过程。捕捉特性用捕捉带表示，跟踪特性用同步带表示。锁相频率合成器由基准频率产生器和锁相环路构成，基准频率产生器为合成器提供高稳定的参考频率，锁

8、相环路则利用其良好的窄带跟踪特性，使输出频率保持在参考频率的稳定度上。采用多环锁相或吞脉冲可变分频器，可使锁相频率合成器的工作频率提高，又可获得所需的频率间隔。2、项目训练项目训练十三 锁相式数字频率合成器实验一、实验目的 1. 进一步加深对锁相环工作的基本原理。 2. 掌握锁相式数字频率合成电路的工作原理。二、预习要求 复习反馈控制电路的相关知识。三、实验仪器设备 1. 双踪示波器；2. 频率计3. TPE-GP3 高频电路实验箱主机箱四、实验电路说明锁相式数字频率合成电路结构框图见图17-1。 低 通滤波器压控振荡器VCOVCO输出信号输入相 位比较器个 位百 位十 位N可编程分频电路图1

9、71 频率合成电路结构框图1. 锁相式数字频率合成电路的组成及工作原理图中结构可由CD4046及外围电路组成，其中相位比较器和压控振荡器功能电路由CD4046完成。1N分频电路是由三组可预置分频电路完成，各组均由CD4522可编程二进制4位1N计数器组成，每组分频可用“接入+5V的方法”以8421码的形式对计数器进行预置，也可用单片机编程去控制，分频比的选择范围为1999（针对三组分频电路而言），总共可预置999个频率点，它是构成锁相式数字频率合成器的重要单元电路，即可编程分频电路。按所需分频比，先预置各位（即个位、十位和百位）的数据，然后输入频率为fi的方波信号Ui到CD4046的相位比较器

10、SIGNin端（14脚），压控振荡器产生频率为f0的输出信号U0，经可编程分频电路分频，得到频率为ff的方波信号Uf，送至CD4046的相位比较器COMPin（3脚）。两个信号经CD4046相位比较器的比较，锁相环锁定时可得到：fiff 已知：fif0/N则：f0Nfi因此，当fi保持不变，改变可编程分频电路的分频比N，压控振荡器（VCO）的输出频率f0 （也就是频率合成器的输出频率）就会相应改变。由此可知，只要输入任意固定信号频率fi（在一定的频率范围内），就可得到所需要的频率，其频率间隔为fi，选择不同的fi，就可获得不同的fi频率间隔。例如：设fi=2KHz N=64 则: f0=Nfi

11、=642KHz=128KHz。 2. 实验电路使用的相位比较器和环路低通滤波器CD4046内部有两个相位比较器，其中相位比较器 为异或门比较器，要使锁相范围尽量大，一般要求两个比较信号（进入CD4046的3和14脚）的占空比必须为50的方波，而相位比较器为过沿控制式比较器，只由两个信号的上升沿作用，所以不要求波形占空比必须为50的方波。本实验电路的锁相环电路与锁相式数字频率合成器电路二者均组合在一起，由于相位比较器的比较信号来自于可编程分频电路，占空比不是50的方波，所以本实验电路就选用了相位比较器。它具有鉴频和鉴相功能，当两个输入信号Ui和Uf频率差较大时，环路从鉴相工作状态自动转入鉴频工作

12、状态，迫使ff逼近fi，当ff=fi时，环路由鉴频器工作状态自动转入鉴相工作状态，这种鉴相器将鉴频与鉴相结合起来工作，的确很方便。相位比较器输出的相位误差电压是周期性脉冲波形，需使用低通滤波器将其滤波平滑，得到一直流控制电压，用来控制VCO（压控振荡器）的频率和相位，使其向减小误差的方向变化，从而消除频差与相差，达到锁定状态。而高频噪声和其它交流谐波分量将被滤波器抑制。实验电路中的低通滤波器是由R、C元件组成的。五、实验内容与步骤实验电路原理图下图172（实验箱上CD4046“芯片图形”中的R1R2标反，以指导书中的图形为准） 1. 实验说明（1） 在实验箱上找到锁相式数字频率合成电路单元，分

13、清各个单元和器件的功能与作用。其中组一、组二、组三分别为可编程分频电路的预置数选择组件（每个分组的四个选择端不接线为“0”，任何一端接5V均为“1”，），组四（电容C）和组五（电阻R）用来预置C和R的数值，不同组合得到不同的自振频率和频率合成范围。（2） CD4046振荡频率主要由外接电阻R1、R2和C决定，与其三者成反比关系，在电容C固定的情况下，CD4046的振荡下限频率主要由R2决定，而上限频率则由R1、R2决定，由于R2远远大于R1，所以改变R2的阻值时上限频率增加有限，而下限频率改变较多，在实验中可试着作出R、C不同组合（十六种），观察不同组合时的上下限频率，并作比较，记录结果。（3

14、） 接通数字信号发生器实验单元的电源，本实验单元的电源需由实验箱上的+5V电源接入，实验电路的电源指示灯亮，表示+5V直流电源以正常接入。（4） 连接A与A两个端点，B与B两个端点，由于本实验选用了相位比较器，所以将D和E两个端点连接。组四组五组一组二组三图17-2 锁相式数字频率合成电路原理图 其中：C1=27P、C2=100P、C3=510P、C4=1000P,R1=51K、R2=100K、R3=510K、R4=1M、R5=10K。2. 锁相环电路的观测选择数字信号发生电路的1K方波信号接至锁相环IC1的IN端，适当选择组四和组五中的电容和电阻值。用双踪示波器和频率计同时检测IN端、OUT

15、端的波形频率，记录测量结果。测量IN端和A端应能观测到同频同宽、但不一定同相的波形，记录测量结果。3. 观察锁相式数字频率合成器（1） 对可编程分频电路中的组一、组二、组三的预置，可任意设置分频比N，同时选择适当的电阻、电容值，即可在OUT端观测到压控振荡器（VCO）输出的跟踪波形，记录测量结果，并绘制出波形。（2） 改变上一步的分频比N，选择适当的电容值，保持适当的时间常数重复1的步骤，记录测量结果，并绘制出波形。六、实验注意事项 1. 用双踪示波器观察锁相环的跟踪波形时，断开电源，使电路复位后再观察。 2. 通过适当的选则R、C组合，可获得最佳的实验效果。七、实验报告要求 1. 根据测量结

16、果，绘出锁相环的跟踪波形。 2. 当分频比（N）分别为3、8、12时，计算压控振荡器（VCO）输出的频率。3. 简述可编程二进制4位1N计数器CD4522各引脚的功能及逻辑功能。项目训练十四 锁相调频与鉴频实验1. 掌握锁相环的基本概念。2. 了解集成电路CD4046的内部结构和工作原理。3. 掌握由集成锁相环电路组成的频率调制电路解调电路的工作原理。1. 复习反馈控制电路的相关知识。2. 锁相环路的工作原理。四、实验仪器设备1. 高频信号发生器3. 双踪示波器4. 万用表5. TPE-GP3 高频电路实验箱主机箱五、实验电路说明调频是用调制信号直接线性地改变载波振荡的瞬时频率，即使载波振荡频

17、率随调制信号的失真变化而变化。其逆过程为频率解调（也称频率检波或鉴频）。本实验是用CD4046数字集成锁相环（PLL）来实现调频解调（鉴频）的。有关数字集成锁相环CD4046的内部构成和工作原理请参阅相关内容的书籍。 1.用锁相环（集成）构成的调频解调（鉴频）电路 （1） 锁相环调频原理（见图151）1.用锁相环（集成）构成的调频解调（鉴频）电路调频波输出 鉴相器PDI CD4046 低通滤波器R5 C2调制信号载波高频信号放大器LM318加法器A741图151 锁相环调频电路原理框图注：由于载波信号频率相对于调制信号频率高的多，故载波信号频率称为所谓的高频（只是相对而言），而调制信号频率则相

18、应的称为低频。将调制信号加到压控振荡器（VCO）的控制端，使压控振荡器的输出频率（在自振频率（中心频率）f0上下）随调制信号的变化而变化，于是生成了调频波。当载波频率与自由振荡频率相近时，载波频率与压控振荡器的振荡频率锁定。低通滤波器只保证压控振荡中心振荡频率与载波频率锁定时所产生的相位误差电压通过，该电压与调制信号同经加法器，用以控制压控振荡器的频率，从而获得与载波频率具有同样频率稳定度的调频波。（2） 锁相环解调原理（见图152）解调输出跟随器 调频波R15 C6图152 锁相环解调电路原理框图调频波（经过放大器放大后）与压控振荡器的输出被送入鉴相器，经鉴相获得变化着的相位误差电压，该误差

19、电压通过低通滤波器被滤掉其高频成份，继而获得随调制信号频率变化而变化的信号，经跟随器得到解调信号，从而实现了解调（鉴频）过程。锁相环（4046）的结构框图及引出端功能图示见下图。图153 锁相环（4046）的结构框图及引出端功能图3. 锁相环振荡频率f0、同步带与捕捉带的测量方法。4046锁相环典型电路（见图6-3）的简要说明。图中， 相位比较器（鉴相器）；VCO 压控振荡器；C1,R1、R2 决定自振频率；R3、C2 低通滤波器；14脚 高频输入端，要求输入方波信号；4脚VCO输出端。图154 锁相环（4046）典型电路图（1） 自振频率f0的测量用示波器观测4脚的输出波形（方波），用频率计

20、测量自振频率f0。（2） 锁定的判别14脚（SIGNin）输入方波信号，用示波器观察2脚（PCIout）的波形，如锁定，可得一个稳定的矩形脉冲；若14脚输入信号频率与压控振荡器的振荡频率相等，则2脚输出为稳定的两倍频方波信号。（3） 同步带宽（锁定范围）和捕捉带宽（捕捉范围）的测量14脚输入一个方波信号（最好用频率计检测），其频率与f0（VCO自振频率）相同，改变14脚输入信号频率，使频率逐渐降低，直至4脚（或2脚）输出方波刚好出现不稳定时，环路进入失锁状态，该点频率定义为同步带的下限频率“f1”。改变14脚输入信号频率，由f1开始频率逐渐增加，直至4脚输出方波刚好再次稳定时，环路进入锁定状态

21、，该点频率定义为捕捉带的下限频率“f2”。改变14脚输入信号频率, 由f1开始频率逐渐增加，直至4脚输出方波刚好出现不稳时，环路再次进入失锁状态，该点频率定义为同步带的上限频率“f4”。改变14脚输入信号频率，由f3开始频率逐渐降低，直至4脚输出方波刚好出现稳定时，环路进入锁定状态，该点频率定义为捕捉带的上限频率“f3”。由以上可计算出：同步带宽为：f4f1捕捉带宽为：f3f24. 实验电路说明相关概念前面已分析清楚。这里需要说明的是当要测量压控振荡器的自振频率时，必须先将IN1短路，当要测量压控振荡器的同步带和捕捉带时，必须将IN2短路。由于电路是环路锁相，改变滤波器参数即可改变VCO的自振

22、频率，因此调节RP1或RP2可改变VCO的自振频率。当改变C3、C4、R11、R12、R13、R14也可在较大范围内改变VCO的输出频率。 接先前实验步骤，寻找本次实验单元并启动相应的电源。1. 调频部分的测试（由IC1、IC2、IC3组成）（1） 锁相环自振频率f0的测量实验电路见图155图155 实验电路原理图将IN1、IN2分别对地短路，调节微调电位器PR1至适中位置，测量D端（即IC3的VCOin脚，也就是CD4046的9脚）直流电压（约为5.3V，近似电源电压的1/2），用示波器观察锁相环输出OUT1端的波形。记录波形特性、频率、幅度,填入下表。OUT1端锁相环自振波形波形特性频率（

23、KHz）幅度（Vp-p）观察相位比较器（鉴相器）B端（IC3的2脚）的波形，将测量结果填入下表。B端相位比较器的输出波形相位观察鉴相器输出C端的预积分波形，将测量结果填入下表。C端鉴相器输出预积分波形观察压控振荡器输入VCOin端（即加法器IC2的输出D端）的波形，将测量结果填入下表。D端鉴相器输出（2） 锁定的判断将信号发生器输出的方波信号（幅度为3.5VP-P，频率为自振频率f0）加到载波输入IN1端，用双踪示波器同时观测锁相环OUT1端和A端的波形（即锁相环的4脚和14脚）。如波形稳定表示频率被锁定。改变信号发生器的输出信号频率，可发现在较大范围内锁相环均能锁定。记录测量结果。思考：当频

24、率锁定时，观测OUT1端和B端 （即锁相环的2、4脚），出现什么现象？如何解释？（3） 测量同步带宽（锁定范围）和捕捉带宽（捕捉范围）观测A端和OUT1端，改变信号发生器的输出频率（即载波频率）调节载波信号频率（输入IN1），由自振频率f0开始逐渐缓慢降低，直至（VCOout端）波形抖动（即：失锁），记录此时的载波输入信号频率fl（下限失锁频点）。调节载波信号频率，由自振频率f0开始逐渐缓慢增加，直至（VCOout端）波形抖动（即：失锁），记录此时的载波输入信号频率f2（上限失锁频点）。同步带宽（锁定范围）f2-f1。调节载波信号频率，由f1开始逐渐缓慢增加，直至（VCOout端）波形不抖动（

25、即：锁定），记录此时的载波输入信号频率f3（下限锁定频点）。调节载波信号频率，由f2开始逐渐缓慢降低，直至（VCOout端）波形不抖动（即：锁定），记录此时的载波输入信号频率f4（上限锁定频点）捕捉带宽（捕捉范围f4-f3。2. 解调部分的测试（1） 锁相环自振频率的测量（由IC4组成）调节微调电位器PR2至适中位置，测量G端（即IC4的VCOin脚，也就是CD4046的9脚）直流电压，用示波器观察锁相环输出E端的波形。E端观察相位比较器（鉴相器）F端（IC4的2脚）的波形，将测量结果填入下表。F端观察压控振荡器输入VCOin端（即IC4的输出G端）的波形，将测量结果填入下表。G端将信号发生器输出的方波信号（幅度为3.5VP-P，频率为自振频率f0）加到载波输入IN1端，连接A端和IN3端，用双踪示波器同时观测锁相环E端和IN3端的波形（即锁相环的4脚和14脚）。锁定时观测A端和F端（即锁相环的2、4脚）的波形，有何结论，如何分析?3. 观测系统的调频情况IN1端输入幅值为3.5VP-P、频率与自振频率相同方波信号（定义为载波）。IN2端输入幅值为0.4VP-P、频率lKHz的正弦波（定义为调制波）。用双踪示波器仔细观测OUT1和IN2，为了可清楚地观看到调频波的疏密变化，可微调调制信号的频率。4. 观测系统的解调（鉴频）情况保持第一部（第3步）的状态，联