cadence安装原理库建库和ConceptHDL使用手册1.docx

1、cadence安装原理库建库和ConceptHDL使用手册1Cadence SPB 15.5使用手册 本手册仅供交流，甘振华20060207一、Cadence SPB 15.5 安装方法：先在安装盘路径设置cadence_license文件夹，将cadence15.5源文件的crack文件夹中license.lic文件拷贝至cadence_license文件夹里。设置环境变量：LM_LICENSE_FILE = *license.lic , 指向此SPB 15.5 的LIC路径。打开安装源文件disk1，运行setup.exe，接受协议，直接安装products。License Manager

2、 信息为空，直接Next。填写用户信息。Control file为空，直接Next。设置安装路径。Products 全选。设置工作文件夹路径。IntelliCAD 可选件，可任选是否安装。Footprint Viewer 设为默认。安装文件夹设为默认，点击Next开始安装程序。安装过程中.，两个extension选择默认“否”确定：无license.dat 警告。确定：安装库提示信息。选择不马上重启计算机，并确定需重启信息，以便继续安装Cadence库文件。二、安装concept HDL原理库打开源文件夹的disk4，运行setup.exe文件，安装concept HDL 库文件。库Compo

3、nent的选择，PSpice可任选。点击Next进行安装库文件。安装过程中. 安装结束，点击finish。安装信息检查与修正检查环境变量LM_LICENSE_FILE = *license.lic是否被更改若选择安装了PSpice库，则需修正元件库cds.lib 。打开安装路径下（D:CadenceSPB_15.5sharelibrary）的cds.lib，使用写字板打开编辑：将DEFINE spiceelem ./spiceelem修改为：DEFINE spice_elem ./spice_elem末行留一空行并存储。重启计算机，安装结束。三、Concept HDL原理库的建立1、 我们先打

4、开Project Management,之后出现Cadence Product Choices这个窗口,选择Allegro PCB Librarian 610(PCB Librarian Expert).点击OK,创建一个新的Library Project.Cadence 原理库的三级结构： 按完成,他会提示New project creation successful. 这样一个新的Library Project就完成了.他会进入Allegro PCB Librarian界面.2、 我们以74HC374为例介绍如何创建原理用到的元件. 在Allegro PCB Librarian界面,我们可

5、以由Part Developer或Library Explorer进入开始创建元件.现在我们从Library Explorer进入.进入Part Developer 界面。设置Part developer:tool-setup或点击setup快捷菜单，取消Use Pin Name as Pin Text选项，其余选项为默认设置，点击OK退出。建立原理图封装。 Pins 中的Name填引脚号，（实际的引脚名在Text中填写）。 OK之后返回下面的界面,其中Text根据Datasheet填好,调整好PIN的位置,这样74HC374的Symbol就完成了.注意事项：concept HDL 的网格、原

6、理库Library的网格设置采用默认设置，原理库Library的symbol引脚电气位置横、纵座标的应调整到偶数网格上。 接下来需要创建Package,点击Generate Package,如图: 接下来选择Package Pin,出现下面的窗口,Map Symbol Pin 与 Footprint Pin的对应关系. 下面我们还要进入Symbol/sym_1/Ggeneral进行Properties设置. 在Symbol的General属性中需要有$Location、Part_Name、Pack_Type、PATH这四项属性。其中Pack_Type、PATH设置为不可见，其它两个属性为可见.

7、并调好$Location、Part_Name放置的位置. 最后我们还要设置Part Table,设置完之后存盘退出.整个制作过程到此基本完成,存盘就OK了.3、 由PDF Datasheet文件创建元件。 在Acrobat Reader界面，将元件Datasheet中的元件引脚表格，用选择表工具复制表格内容，并打开Excel，将复制表格内容粘贴到Excel. 在Excel中将第一列，第三列调整为管脚号，将第二列的管脚类型按Cadence调整好，第四列为pin name（待填入text中）。并点击logical pins的灰色空栏，Ctrl+I插入一行将Excel表格的一、二和三列复制到logi

8、cal pins栏内。点击Functions/slots，弹出如下窗口，由Add插入分块的slots数。点击Distribute Pins，弹出如下窗口，选择要分配的引脚，右键移到其对应的slot。全部分配完后OK退出。分别对各个slot生成对应的symbol.分别对各个对应的symbol根据元件datasheet，由Excel的第四列管脚名填Text,保存。四、Cadence Concept HDL原理图设计1建立一个新的工程 在进行一个新的设计时，首先必须利用Project Manager对该设计目录进行配置，使该目录具有如下的文件结构。 2. 启动Project Management,之

9、后出现Cadence Product Choices这个窗口,选择Allegro PCB Design HDL 610(PCB Design Expert).点击OK,创建一个新的Design Project.Open: 打开一个已有Project ；New :建立一个新的Project . 点击New如下图cadence将会以你所填入的project name如：myproject给project file和design library分别命名为myproject.cpm和myproject.lib 点击下一步：Available Library：列出所有可选择的库。包括cadence自带库

10、等。 Project Library：个人工程中将用到的所有库。如myproject_lib 点击 下一步，并添入你的设计名如：mydesign点击 下一步 点击Finish完成。 3. 设计开始时，应该首先将机器上的库与共享的原理图库同步。 将共享库加入到自己的工程库中，点击setup，弹出右图。 点击 Edit 编辑cds.lib文件。添入以下语句: define 共享的原理图库名 绝对路径如：define libcdma1 d:libcdma1 则库libcdma1被加入Availiable Library 项内 ，再选定点击Add,将其加入到右边的Project中。4.Concept

11、HDL 原理图的设计点击Design Entry 进入 Concept- HDL 。Concept- HDL 是Cadence 的电路原理图设计输入环境在concept中电路原理图的设计流程（1）Adding parts 放置元器件。使用Component-add命令在原理图中加元器件。 注意：为避免调出的元器件连线错位，栅格设置要注意，Tools-options的Grid选项。首先应放入标准图框，再在图框内添加所需器件。 其中介绍两个命令： Version - 改变元器件符号版本 Section - 指定逻辑元器件在物理封装中的位置。并显示pin_number. 如下图： 对含有PPT信息的

12、器件(PPT表包含有器件的材料代码和封装信息)，可以按下图，选择以Physical方式从PPT中调入器件。（2）. Adding wires a.使用Wire - Draw命令可在连线的同时，对该线网加信号名。 靠近需要连线的元件管脚处，使用shift + right 键可以准确快捷地捕捉pin脚并连线。 b.使用Wire - Route命令可自动完成点到点连线。 （3）. Naming wires ConceptHDL可以通过相同信号名自动建立两个线网的连接关系。 使用Wire - signame命令可标记一根线网 使用Text - change命令改正和重新命名信号名。 a.总线 总线的信

13、号名格式为msb.lsb,msb指总线的最高位。Lsb指总线的最低位。 当为某根线网定义了总线格式的信号名后,该线将自动加粗，有别于单根信号线。 b. 总线支线及其网络名。Bus tap:给拆分出的总线各信号线编号，以便定义每条信号线的连接关系。 选择命令WireBus Tap，绘制总线分支线连接。 然后选择命令WireBus Tap Values,弹出Bus Tap Rangs 对话框，填写总线最高位，最低位和递增率，OK后，由鼠标单击左键，释放鼠标左键；从总线最高位贯穿到总线最低位，然后单击鼠标左键，即可一次设定该部分总线支线。 Bus Name: WireBus Name ,给总线各支线

14、命名的鼠标操作也如上。 （4）. 添加属性（Property,attribute） Display - Attachments : 显示属性依附关系。 指给元件和信号线添加各种属性。下面仅介绍几个通常给元件添加的属性。 a. LOCATION:定义逻辑元件的物理封装编号。如d1,r5,l3 b. JEDEC_TYPE:定义了一个逻辑元件的物理封装。原理图中如无此定义或pack_type定义，则采用元件的缺省封装。 c. POWER_GROUP:定义元件的可替换电源。如：power_group=vddh=vcc3.3v d. PNUMBER:添入Step2000内的材料代码。如：PNUMBER=材料代码值 编辑属性：Text-attribute 可查看编辑元件的属性。（5）. 其它便捷作图命令 Group - 组操作。用好group命令可以提高画图效率。 a. 在原理图中框出要定义为一个组的所有元素。 b. 使用Group - Copy All（Copy）或Move命令对该组进行操作。需要注意的是Copy All命令可将元件，连线以及连线属性全部复制，而Copy无法复制连线属性。