计算机组成原理白中英本科生试题库整理附答案文档格式.docx

1、地址寄存器指令计数器程序计数器指令寄存器11从信息流的传输速度来看，（A ）系统工作效率最低。单总线双总线三总线多总线12单级中断系统中，CPU一旦响应中断，立即关闭（C ）标志，以防止本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。中断允许中断请求中断屏蔽DMA请求13下面操作中应该由特权指令完成的是（B ）。设置定时器的初值从用户模式切换到管理员模式开定时器中断关中断14冯诺依曼机工作的基本方式的特点是（B多指令流单数据流按地址访问并顺序执行指令堆栈操作存贮器按内容选择地址15在机器数（B ）中，零的表示形式是唯一的。原码补码移码反码16在定点二进制运算器中，减法运算一般通过（D

2、 ）来实现。原码运算的二进制减法器补码运算的二进制减法器原码运算的十进制加法器补码运算的二进制加法器17某计算机字长32位，其存储容量为256MB，若按单字编址，它的寻址范围是（D ）。064MB032MB032M064M18主存贮器和CPU之间增加cache的目的是（A解决CPU和主存之间的速度匹配问题扩大主存贮器容量扩大CPU中通用寄存器的数量既扩大主存贮器容量，又扩大CPU中通用寄存器的数量19单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用（C ）。堆栈寻址方式立即寻址方式隐含寻址方式间接寻址方式20同步控制是（只适用于CPU控制的方式只适用于外围设备控

3、制的方式由统一时序信号控制的方式所有指令执行时间都相同的方式21描述PCI总线中基本概念不正确的句子是（CDPCI总线是一个与处理器无关的高速外围设备PCI总线的基本传输机制是猝发式传送PCI设备一定是主设备系统中只允许有一条PCI总线22 CRT的分辨率为10241024像素，像素的颜色数为256，则刷新存储器的容量为（B ）512KB1MB256KB2MB23为了便于实现多级中断，保存现场信息最有效的办法是采用（B ）。通用寄存器堆栈存储器外存24特权指令是由（C ）执行的机器指令。中断程序用户程序操作系统核心程序I/O程序25虚拟存储技术主要解决存储器的（B ）问题。速度扩大存储容量成本

4、前三者兼顾26引入多道程序的目的在于（A ）。充分利用CPU，减少等待CPU时间提高实时响应速度有利于代码共享，减少主辅存信息交换量充分利用存储器27下列数中最小的数是（C ）（101001）2（52）8（101001）BCD（233）1628某DRAM芯片，其存储容量为5128位，该芯片的地址线和数据线的数目是（8，512512，818，819，829在下面描述的汇编语言基本概念中，不正确的表述是（对程序员的训练要求来说，需要硬件知识汇编语言对机器的依赖性高用汇编语言编写程序的难度比高级语言小汇编语言编写的程序执行速度比高级语言慢30交叉存储器实质上是一种多模块存储器，它用（A ）方式执行多

5、个独立的读写操作。流水资源重复顺序资源共享31寄存器间接寻址方式中，操作数在（B主存单元堆栈32机器指令与微指令之间的关系是（用若干条微指令实现一条机器指令用若干条机器指令实现一条微指令用一条微指令实现一条机器指令用一条机器指令实现一条微指令33描述多媒体CPU基本概念中，不正确的是（CD ）。多媒体CPU是带有MMX技术的处理器MMX是一种多媒体扩展结构MMX指令集是一种多指令流多数据流的并行处理指令多媒体CPU是以超标量结构为基础的CISC机器34在集中式总线仲裁中，（A ）方式对电路故障最敏感。菊花链计数器定时查询35流水线中造成控制相关的原因是执行（A ）指令而引起。条件转移访内算逻无

6、条件转移36 PCI总线是一个高带宽且与处理器无关的标准总线。下面描述中不正确的是（采用同步定时协议采用分布式仲裁策略具有自动配置能力适合于低成本的小系统37下面陈述中，不属于外围设备三个基本组成部分的是（存储介质驱动装置控制电路计数器38中断处理过程中，（B ）项是由硬件完成。关中断开中断保存CPU现场恢复CPU现场39 IEEE1394是一种高速串行I/O标准接口。以下选项中，（D ）项不属于IEEE1394的协议集。业务层链路层物理层串行总线管理40运算器的核心功能部件是（B数据总线ALU状态条件寄存器通用寄存器41某单片机字长32位，其存储容量为4MB。若按字编址，它的寻址范围是（A1

7、M4MB4M1MB42某SRAM芯片，其容量为1M8位，除电源和接地端外，控制端有E和R/W#，该芯片的管脚引出线数目是（2028303243双端口存储器所以能进行高速读/写操作，是因为采用（高速芯片新型器件流水技术两套相互独立的读写电路44单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数以外，另一个数常需采用（45为确定下一条微指令的地址，通常采用断定方式，其基本思想是（用程序计数器PC来产生后继微指令地址用微程序计数器PC来产生后继微指令地址通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址通过指令中指定一个专门字段来控制产生后继微指令地址二、填

8、空题 1 字符信息是符号数据，属于处理（非数值 ）领域的问题，国际上采用的字符系统是七单位的（ASCII）码。P23 2 按IEEE754标准，一个32位浮点数由符号位S（1位）、阶码E（8位）、尾数M（23位）三个域组成。其中阶码E的值等于指数的真值（e ）加上一个固定的偏移值（127 ）。P17 3 双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（空间 ）并行技术，后者采用（时间 ）并行技术。P864 衡量总线性能的重要指标是（总线带宽 ），它定义为总线本身所能达到的最高传输速率，单位是兆字节每秒（MB/s ）。P186 5 在计算机术语中，将ALU控制器和（ cache

9、）存储器合在一起称为（ CPU ）。P139 6 数的真值变成机器码可采用原码表示法，反码表示法，（补码 ）表示法，（移码 ）表示法。P19 - P21 7 广泛使用的（SRAM ）和（DRAM ）都是半导体随机读写存储器。前者的速度比后者快，但集成度不如后者高。P66 8 反映主存速度指标的三个术语是存取时间、（存储周期）和（存储器带宽）。 9 形成指令地址的方法称为指令寻址，通常是（顺序）寻址，遇到转移指令时（跳跃）寻址。P123 10 CPU从（主存中）取出一条指令并执行这条指令的时间和称为（指令周期）。11 定点32位字长的字，采用2的补码形式表示时，一个字所能表示的整数范围是（-2的

10、31次方到2的31次方减1 ）。P20 12 IEEE754标准规定的64位浮点数格式中，符号位为1位，阶码为11位，尾数为52位，则它能表示的最大规格化正数为（+1+（1-）。P18 ？ 13浮点加、减法运算的步骤是（ 0 操作处理 ）、（ 比较阶码大小并完成对阶 ）、（尾数进行加或减运算 ）、（结果规格化并进行舍入处理 ）、（ 溢出处理P52 14某计算机字长32位，其存储容量为64MB，若按字编址，它的存储系统的地址线至少需要（ 14）条。KB=2048KB（寻址范围）=20482 15一个组相联映射的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共（

11、20 ）位，其中主存字块标记应为（8 ）位，组地址应为（6 ）位，Cache地址共（7 ）位。=16384字 2=128 16 CPU存取出一条指令并执行该指令的时间叫（指令周期 ），它通常包含若干个（ CPU周期 ），而后者又包含若干个（ 时钟周期P13117计算机系统的层次结构从下至上可分为五级，即微程序设计级（或逻辑电路级）、一般机器级、操作系统级、（汇编语言）级、（高级语言）级。P13 18十进制数在计算机内有两种表示形式：（字符串）形式和（压缩的十进制数串）形式。前者主要用在非数值计算的应用领域，后者用于直接完成十进制数的算术运算。P19 19一个定点数由符号位和数值域两部分组成。按

12、小数点位置不同，定点数有（纯小数 ）和（纯整数 ）两种表示方法。P16 20对存储器的要求是容量大、速度快、成本低，为了解决这三方面的矛盾，计算机采用多级存储体系结构，即（高速缓冲存储器 ）、（主存储器 ）、（外存储器 21高级的DRAM芯片增强了基本DRAM的功能，存取周期缩短至20ns以下。举出三种高级DRAM芯片，它们是（FPM-DRAM ）、（CDRAM ）、（SDRAM）。P75 22一个较完善的指令系统，应当有（数据处理）、（数据存储 ）、（数据传送 ）、（程序控制 ）四大类指令。P119 23机器指令对四种类型的数据进行操作。这四种数据类型包括（地址 ）型数据、（数值 ）型数据、

13、（字符 ）型数据、（逻辑 ）型数据。P110 24 CPU中保存当前正在执行的指令的寄存器是（指令寄存器 ），指示下一条指令地址的寄存器是（程序寄存器 ），保存算术逻辑运算结果的寄存器是（数据缓冲寄冲器 ）和（状态字寄存器 ）。P12925 数的真值变成机器码时有四种表示方法，即（原码 ）表示法，（移码 ）表示法，（反码 ）表示法。 26主存储器的技术指标有（存储容量 ），（存取时间 ），（存储周期 ），（存储器带宽 ）。P6727 cache和主存构成了（内存储器 ），全由（CPU ）来实现。 31接使用西文键盘输入汉字，进行处理，并显示打印汉字，要解决汉字的（输入编码 ）、（汉字内码 ）和

14、（字模码 ）三种不同用途的编码。P24三、简答题1 假设主存容量16M32位，Cache容量64K32位，主存与Cache之间以每块432位大小传送数据，请确定直接映射方式的有关参数，并画出内存地址格式。解：64条指令需占用操作码字段（OP）6位，源寄存器和目标寄存器各4位，寻址模式（X）2位，形式地址（D）16位，其指令格式如下： 31 26 25 22 21 18 17 16 15 0OP目标源X寻址模式定义如下：X= 0 0 寄存器寻址 操作数由源寄存器号和目标寄存器号指定X= 0 1 直接寻址 有效地址 E= （D）X= 1 0 变址寻址 有效地址 E= （Rx）D X= 1 1 相对

15、寻址 有效地址 E=（PC）D 其中Rx为变址寄存器（10位），PC为程序计数器（20位），位移量D可正可负。该指令格式可以实现RR型，RS型寻址功能。2 指令和数据都用二进制代码存放在内存中，从时空观角度回答CPU如何区分读出的代码是指令还是数据。计算机可以从时间和空间两方面来区分指令和数据，在时间上，取指周期从内存中取出的是指令，而执行周期从内存取出或往内存中写入的是数据，在空间上，从内存中取出指令送控制器，而执行周期从内存从取的数据送运算器、往内存写入的数据也是来自于运算器。4 用定量分析方法证明多模块交叉存储器带宽大于顺序存储器带宽。证明：假设 （1）存储器模块字长等于数据总线宽度 （

16、2）模块存取一个字的存储周期等于T. （3）总线传送周期为 （4）交叉存储器的交叉模块数为m.交叉存储器为了实现流水线方式存储，即每通过时间延迟后启动下一模快，应满足 T = m, （1）交叉存储器要求其模快数=m,以保证启动某模快后经过m时间后再次启动该模快时，它的上次存取操作已经完成。这样连续读取m个字所需要时间为t1 = T + （m 1） = m + m = （2m 1） （2）故交叉存储器带宽为W1 = 1/t1 = 1/（2m-1） （3）而顺序方式存储器连续读取m个字所需时间为 t2 = mT = m2 （4）存储器带宽为W2 = 1/t2 = 1/m2 （5）比较（3）和（2）

17、式可知，交叉存储器带宽 顺序存储器带宽。10 列表比较CISC处理机和RISC处理机的特点。比较内容CISCRISC指令系统复杂、庞大简单、精简指令数目一般大于200一般小于100指令格式一般大于4一般小于4寻址方式指令字长不固定等长可访存指令不加限定只有LOAD/STORE指令各种指令使用频率相差很大相差不大各种指令执行时间绝大多数在一个周期内完成优化编译实现很难较容易程序源代码长度较短较长控制器实现方式绝大多数为微程序控制绝大部分为硬布线控制软件系统开发时间11 设存储器容量为128M字，字长64位，模块数m=8，分别用顺序方式和交叉方式进行组织。存储周期T=200ns，数据总线宽度为64

18、位，总线传送周期=50ns。问顺序存储器和交叉存储器的带宽各是多少？15 PCI总线中三种桥的名称是什么？简述其功能。PCI总线有三种桥，即HOST / PCI桥（简称HOST桥），PCI / PCI桥，PCI / LAGACY桥。在PCI总线体系结构中，桥起着重要作用：（1） 它连接两条总线，使总线间相互通信。（2） 桥是一个总线转换部件，可以把一条总线的地址空间映射到另一条总线的地址空间上，从而使系统中任意一个总线主设备都能看到同样的一份地址表。（3） 利用桥可以实现总线间的猝发式传送。17 画图说明现代计算机系统的层次结构。P13-145级高级语言级编译程序4级汇编语言级汇编程序3级操作

19、系统级操作系统2级一般机器级微程序1级微程序设计级直接由硬件执行18 CPU中有哪几类主要寄存器？用一句话回答其功能。A，数据缓冲寄存器（DR）；B，指令寄存器（IR）；C，程序计算器PC；D，数据地址寄存器（AR）；通用寄存器（R0R3）；F，状态字寄存器（PSW）24 简要总结一下，采用哪几种技术手段可以加快存储系统的访问速度？内存采用更高速的技术手段，采用双端口存储器，采用多模交叉存储器 25 求证：-y补=-y补 （mod 2n+1）因为x-y补=x补-y补=x补+-y补 又因为x+y补= x补+y补（mod 2 n+1） 所以y补=x+y补-x补 又x-y补=x+（-y）补=x补+-

20、y补 所以-y补=x-y补-x补 y补+-y补= x+y补+x-y补-x补-x补=0 故-y补=-y补 （mod 2n+1）29 设由S，E，M三个域组成的一个32位二进制字所表示的非零规格化数x，真值表示为 x（-1）s（1.M）2E-127问：它所能表示的规格化最大正数、最小正数、最大负数、最小负数是多少？（）最大正数 （）最小正数11 111 111111 111 111 111 111 111 111 1100 000 000000 000 000 000 000 000 000 00X=1.02-128 X = 1+（1-2-23）2127 （）最大负数X=-1.02-128 （）最

21、小负数111 111 11 X= -1+（1-2-23）2127 30 画出单级中断处理过程流程图（含指令周期）。35 写出下表寻址方式中操作数有效地址E的算法。序号寻址方式名称有效地址E说明1立即操作数在指令中寄存器Ri操作数在某通用寄存器Ri中3直接D为偏移量4寄存器间接（Ri）（Ri）为主存地址指示器5基址（B）B为基址寄存器6基址偏移量（B） + D7比例变址偏移量（I） *S+ DI为变址寄存器，S比例因子8基址变址偏移量（B） + （I） +D9基址比例变址偏移量（B）+（I）*S+D10相对（PC）+DPC为程序计数器40 为什么在计算机系统中引入DMA方式来交换数据？若使用总线

22、周期挪用方式，DMA控制器占用总线进行数据交换期间，CPU处于何种状态？P253 、254为了减轻cpu对I/O操作的控制，使得cpu的效率有了提高。可能遇到两种情况：一种是此时CPU不需要访内，如CPU正在执行乘法命令；另一种情况是，I/O设备访内优先，因为I/O访内有时间要求，前一个I/O数据必须在下一个访内请求到来之前存取完毕。41 何谓指令周期？CPU周期？时钟周期？它们之间是什么关系？指令周期是执行一条指令所需要的时间，一般由若干个机器周期组成，是从取指令、分析指令到执行完所需的全部时间。CPU周期又称机器周期，CPU访问一次内存所花的时间较长，因此用从内存读取一条指令字的最短时间来

23、定义。一个指令周期常由若干CPU周期构成时钟周期是由CPU时钟定义的定长时间间隔，是CPU工作的最小时间单位，也称节拍脉冲或T周期47 比较cache与虚存的相同点和不同点。相同点：（1）出发点相同；都是为了提高存储系统的性能价格比而构造的分层存储体系。（2）原理相同；都是利用了程序运行时的局部性原理把最近常用的信息块从相对慢速而大容量的存储器调入相对高速而小容量的存储器.不同点：（1）侧重点不同；cache主要解决主存和CPU的速度差异问题；虚存主要是解决存储容量问题。（2）数据通路不同；CPU与cache、主存间有直接通路；而虚存需依赖辅存，它与CPU间无直接通路。（3）透明性不同；cache对系统程序员和应用程序员都透明；而虚存只对应用程序员透明。（4）未命名时的损失不同；主存未命中时系统的性能损失要远大于cache未命中时的损失。48 设N补=anan-1a1a0，其中an是符号位。当N0，an=0, 真值N=N补= an-1a1a0=当N0，an =1，N补=1 an-1a1a0 依补码的定义, 真值 N= N补2（n+1）= anan-1a1a02（n+1）= 综合以上结果有3 设x=-18，y=+26，数据用补码表示，用带求补器的阵列乘法器求出乘积xy，并用十进制数乘法进行验证。符号位单独考虑