组成原理 课程设计Word下载.docx

1、成绩评定表 邓曌 学号： 0905060205 班级：类别合计分值各项分值评分标准实际得分合计得分备注平时表现10按时参加综合设计，无旷课、迟到、早退、违反实验室纪律等情况。由设计负责人给出完成情况3020按设计任务书的要求完成了全部任务，能完整演示其设计内容，符合要求。能对其设计内容进行详细、完整的介绍，并能就指导教师提出的问题进行正确的回答。报告质量35报告文字通顺，内容翔实，论述充分、完整，立论正确，结构严谨合理；报告字数符合相关要求，工整规范，整齐划一。5课题背景介绍清楚，综述分析充分。设计方案合理、可行，论证严谨，逻辑性强，具有说服力。符号统一；图表完备、符合规范要求。能对整个设计过

2、程进行全面的总结，得出有价值的结论或结果。参考文献数量在3篇以上，格式符合要求，在正文中正确引用。答辩情况25在规定时间内能就所设计的内容进行阐述，言简意明，重点突出，论点正确，条理清晰。15在规定时间内能准确、完整、流利地回答教师所提出的问题。总评成绩： 分补充说明： 指导教师： 陈艳 （签字）日 期： 2011 年 12 月 23 日答辩记录表 09信息技术 2班 答辩地点： 机电大楼3楼数字逻辑实验室 答辩内容记录：答辩成绩答辩小组成员（签字）： 2011 年 12 月 16 日指导教师评语指导教师： 年 月 日一、综合设计目的、条件、任务和内容要求：1）设计目的数字钟是一种用数字电路技

3、术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。通过本次设计，要求同学们掌握数字钟的工作原理、设计方法，完成简单数字电路的设计；复习巩固逻辑电路及时序电路相关原理、应用知识；进一步学习、掌握各种常用芯片的逻辑功能及使用方法；学习计数器级联设计、数字系统的设计、测试方法。2）条件本次设计在数字逻辑实验室进行，为每个小组准备独立的试验台、电源、面包板（可以选用数字逻辑课程实验箱）、万用表、镊子、剪刀、拔线铨、导线若干；提供设计需要的芯片，包括：晶体震荡器、分频器、计数器、段码管、段码管驱动译码芯片及各种门电路芯片、声光

4、报警芯片及相应的电阻、电容等。教师提供设计思路概要（见附件9_1 综合设计详细指导说明）3）任务和要求（1）设计指标 以12/24小时计时制显示时、分、秒；为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号； 具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； 计时过程具有报时功能，当时间到达整点前10秒进行报时（选做）。（2）设计要求 画出电路原理图； 元器件及参数选择； 系统设计、调试与分析。（3）制作要求 1-4人为一个小组，设计、装配系统，完成设计题目，并能发现问题和解决问题。（4）编写设计报告 依照给定模板完成设计报告，要求体现自己的工作、收获和思考。 指导教师

5、签字： 陈艳 2011 年 12 月 20 日 二、进度安排：14周 自由分组、查阅资料，确定初步设计计划。15周周一周三 学生学习相关知识，确定设计方案，完成秒计时的显示。15周周四周五 完成分、时计时显示。16周周一周二 完成校时、校分电路及闹钟电路的设计16周周三周四 系统总体测试、改进。写报告16周周五 答辩三、应收集资料及主要参考文献：1 蔡希彪，曹洪奎.单片机电子时钟系统的设计与仿真 J；中国科技信息； 2007年04期.2 方怡冰.单片机课程的教学与实验改革J.电气电子教学学报.2006，第3期.3 刘文秀.单片机应用系统仿真的研究J.现代电子技术.2005， 第286 期.4

6、张友德.单片微型机原理、应用与实验M.上海：复旦大学出版社，2003.225256.5 阎有运电子技术实践教程北京：中国矿大出版社，20076 艾永乐数字电子基础北京：中国电力出版社，20077 谢自美电子线路设计实验测试（第二版）华中科技大学出版社，20038 康华光数字电子技术基础. 北京:高等教育出版社，2000.39 阎石数字电子技术基础（第四版）.北京：高等教育出版社，1998.11四、综合设计（课程设计）摘要（中文）：数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，已得到广泛的使用。数字钟从原理上讲是一

7、种典型的数字电路，其中包括了组合逻辑电路和时序电路。因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.关键字:计数器；译码器；显示器；调时电路；数字电子钟五、综合设计（课程设计）Abstract（英文）：The digital clock is one kind realizes with the digital circuit technology, divides, the

8、 second time installment, compares with the mechanical clock has a higher accuracy and intuitive, and not mechanism, has the longer service life, obtained the widespread use. The digital clock theoretically speaking is one kind of typical digital circuit, including the combinatory logic electric cir

9、cuit and the sequence circuit. Therefore, our design and the make digit clock is to understand the digital clocks principle, thus the academic society manufactures the digital clock. Moreover through digital clocks manufacture further understanding each kind the small scale integration electric circ

10、uits function which and the practice means uses in the manufacture. When and digital clock including combinatory logic electric circuit and narrates the electric circuit. May further study through it with grasps each kind of combinatory logic electric circuit and sequence circuits principle and the

11、application method. Key words: Counter;Decoder;Monitors;Regulation time;circuit;digital clock目 录摘 要 IAbstract II第一章 课题概述 11.1研究背景 11.2研究意义 11.3研究目的 21.4研究的应用 2第二章 设计简介及设计方案论述 22.1 分频器的设计 32.2 时间计数电路 32.3整点报时数电路的设计 32.4校时电路的设计 52.5时分秒计数器的设计 62.6译码显示电路的设计 7第三章 系统工作原理 93.1数字钟的工作原理 93.2使用芯片及功能说明 10第四章 系

12、统功能的实现 134.1模拟电路 134.2调试过程 13总 结 15致 谢 16参考文献 17摘 要数字钟的设计方法有许多种,例如,可用中小规模集成电路组成电子钟；也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟；还可以利用单片机来实现电子钟等等。这些方法都各有其特点。关键字：AbstractThe digital clocks design method has many kinds, for example, available small scale integration electric circuit composition electron clock; M

13、ay also use the special-purpose electron clock chip to match the peripheral circuit composition electron clock which the display circuit and needs; May also using the monolithic integrated circuit realize electron clock and so on. These methods respectively have its characteristic.第一章 课题概述1.1研究背景目前，

14、数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。从有利于学习的角度考虑，这里主要介绍以中小规模集成电路和器件设计数字钟的方法。随着微电子技术和超大规模集成电路技术的不断发展，家用电子产品不但种类日益丰富，而且变得更加经济实用，单片微型计算机体积小、性价比高、功能强、可靠性高等独有的特点，在各个领域得到了广泛的应用。数字钟是一种应用非常广泛的日常计时工具，数字显示的日历钟已经越来越流行，特别是适合在家庭居室、办公室、大厅、会议室、车站和广场等使用。LCD数字显示的日历钟显示清晰直观、走时准确、可以进行夜视，并且还可以扩展出多种功能。功能也越来越齐全，除了时、分、秒显示及闹铃。但通过

15、我们对各种电子钟表、历的不断观察总结发现目前市场的钟、历都存在一些不足之处，比如：时钟不精确、产品成本太高、无环境温度显示等，这都给人们的使用带来了某些不便。为此设计了一种简易的数字钟。1.2研究意义数字钟是采用数字电路实现对：时，分，秒，数字显示的计时装置，广泛用于个人家庭，车站，码头办公室等公共场所，成为人们日常生活中不可少的必需品，由于数字集成电路的发展和石英晶体振荡器的广泛应用，使得数字钟的精度,远远超过老式钟表，钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动

16、力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。1.3研究目的因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。1.4研究的应用数字钟已成为人们日常生活中：必不可少的必需品，广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。由于数字集成电路技术的发展和

17、采用了先进的石英技术，使数字钟具有走时准确、性能稳定、携带方便等优点，它还用于计时、自动报时及自动控制等各个领域。第二章 设计简介及设计方案论述利用数字电路实验箱上面提供的晶体振荡器电路与分频器电路结合，调整相关内部的电阻和电容大小，使其输出信号频率为1Hz，即构成了秒脉冲发生器。用两片74LS90级联构成60进制计数器，用来计“秒”，其CP输入为秒脉冲；另两片74LS90级联构成60进制计数器，用来计“分”，其CP输入为“秒”变为0时产生的一个下降沿信号；还有两片74LS90级联构成24进制计数器，用来计“时”，其CP输入为“分”变0时产生的一个下降沿信号。这样六片74LS90实现了数字钟的

18、计时功能。它们的输出用六片数码管显示，之间接六片74LS49译码器构成显示驱动电路。对“时”，“分”的调节采用将原来使他们计时加“1” 的信号切换为可控脉冲信号的方法。报时电路由555定时器构成的多谐振荡器，三极管和蜂鸣器组成，这样蜂鸣器输出的音频信号有高低变化。报时电路的驱动信号要在报时时间段内使振荡器工作。2.1 分频器的设计（1）由于石英晶体振荡器产生的频率很高，要得到秒脉冲，需要用分频电路。（2） 选用3片中规模集成电路计数器74LS90可以完成分频的功能（3） 因每片为十分之一分频，3片级联则可获得所需要的频率信号，即第一片的Q0端输出频率为500Hz，第二片的Q3端输出为10H z

19、。（4） 分频器的功能只要有两个：第一是产生标准脉冲信号，第二提供功能扩展电路所需要的信号。图2-1 分频器的设计2.2 时间计数电路脉冲信号经过计数器，分别得到：秒“个位、十位，”分“个位、十位以及“时”个位、十位的计时。“秒”“分”计数器为60进制，小时为12小时。表2-1芯片清单一览表器件名称规格数量74LS90274LS4874LS0012.3整点报时数电路的设计 报整点时数电路的功能是：每当数字钟计时到整点时发出音响，且几点响几声。实现这一功能的电路主要由以下几部分组成：减法计数器：完成几点响几声的功能。即从小时计数器的整点开始进行减法计数，直到零为止。编码器：将小时计数器的5个输出

20、端Q4、Q3、Q2、Q1、Q0按照“12翻1”的编码要求转换为减法计数器的4个输入端D3、D2、D1、D0所需的BCD码。逻辑控制电路：控制减法计数器的清“0”与置数。控制音响电路的输入信号。减法计数器选用74LS191，各控制端的作用如下:为置数端。当=0时将小时计数器的输出经数据输入端D0D1D2D3的数据置入。为溢出负脉冲输出端。当减计数到“0”时，输出一个负脉冲。为加/减控制器。=1时减法计数。为减法计数脉冲，兼作音响电路的控制脉冲。编码器是由与非门实现的组合逻辑电路，其输出端的逻辑表达式由5变量的卡诺图可得：D1的逻辑表达式如果用与非门实现上式，则D2的逻辑表达式D0、D3的逻辑表达

21、式分别为表2-2报整点时数电路编码器的卡诺图 分进位脉冲 小时计数器输出 减法计数器输入 CPQ4Q3Q2Q1Q0D3D2D1D034678911122.4校时电路的设计 当数字钟接通电源或者计时出现误差时，需要校正时间（或称校时）。校时是数字钟应具备的基本功能。一般电子手表都具有时、分、秒等校时功能。为使电路简单，这里只进行分和小时的校时。对校时电路的要求是： 在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。校时方式有“快校时”和“慢校时”两种： “快校时”是，通过开关控制，使计数器对1Hz的校时脉冲计数； “慢校时”是用手动产生单脉冲作校时脉冲。这里采用“快校时”方

22、式的校时电路，如图8所示，电路是由74LS00、74LS04以及电阻、电容开关等组成。其中J1为校“分”用的控制开关，J2为校“时”用的控制开关。校时脉冲采用分频器输出的1Hz脉冲，当J1或J2分别为“0”时可进行“快校时” ，如果校时脉冲由单次脉冲产生器提供，则可以进行“慢校时” 。“快校时”方式校时电路的工作原理是：对校“时”电路来说，正常计数时，开关断开，83处为高电平，与非门U25B解锁，82处为低电平，81处为高电平，与非门U25D解锁，则至“时”个位计数器的进位脉冲与“分”十位进位脉冲相同。校时时，开关接通，83处为低电平，80处为高电平，与非门U25D解锁，82处为高电平，与非门U25A解锁，则至“时”个位计数器的进位脉冲与校时脉冲相同，校时脉冲频率越高，校时越快，这里校时脉冲取1Hz。校“分”电路同理。需要注