AD8362检测器Word格式.docx

1、 最大输入频率 2.7GHz输入功率围（差分） 最低值 最高值50欧姆系统，单位dBf2.7GHz，输入1：4不平衡放大器-52dBm+8输入电压围 （差分）最低值最高值终端输入有效值电压f2.7GHz，输入元件的输入端1.12mVrmsVrms输入功率围 （单边信号）单端驱动，连续波，f2.7GHz输入输入端电阻网络 -40 0终端输入有效值电压,f2.7GHz2.23输出电压围200一般为Vs-0.1+100mV+4.9V输出刻度（对数斜率）50mV/dB误差性能60dB围，f2.7GHzdB射频输入接口输入电阻脚INHI，INLO，交流耦合单端驱动，100200输出接口输出围完整的电压围

2、源电流回转上升速度回转下降速度上升时间，10%-90%下降时间 90%-10%宽带噪声VOUT管脚测量模式，f=900MHz，PIN = 52 dBm 测量模式，f=900MHz，PIN = +8 dBm VOUT保持在Vs/2，变动1%=open0.2V1.8V，CLPF=01.8V0.2V，CLPF=0CLPF=1000PF，fSPOT 100 kHz 1.14.90.32 0.483.44 3.52 48 60 5 450.470MAV/usNsUsnV/Hz VSET接口定义的输入电压围输入阻抗刻度（对数斜率）刻度（对数截止点）VSET管脚误差1 dB f=900MHzf=900HMz

3、，输入1：4不平衡变压器0.5 3.75 6846 50 54-64 -60 -56-77 -73 -69kdBV参考电压 输出电压温度灵敏度输出阻抗VREF管脚25C 40C TA +851.225 1.25 1.2750.088mV/C有效值基准接口输入偏置电流增加的输入电阻VTGT管脚测量围=60dB，误差1 dBVTGT=1.25VVTGT=0V0.625 2.5 -28 -52 52uA电源休眠接口 逻辑开 逻辑关输入电流开启时间关闭时间PWDN管脚逻辑低电平逻辑高电平逻辑高逻辑低从PWDN变为低电平，到VOUT降到10%CLPF=1000pF从PWDN变为高电平，到VOUT降到10

4、%13 230 14.5 2.5nsus供电接口 供电电压 静态电流 供电电流VPOS管脚关闭时4.5 5 5.520220.2mA900MHz 动态围偏移VS温度对数斜率对数截止点背离的CW响应参考最佳线性的误差1.0 dB线性，CW输入0.5dB线性，CW输入与25C的输出对比C TA +85C; PIN = 45 dBm PIN = 20 dBm PIN = +5 dBm 5.5dB峰值-有效值比例（IS9反向链路）12dB峰值-有效值比例（WCDMA4信道）18dB峰值-有效值比例（WCDMA15信道）6562-1.7 -1.4-1 0.2 0.51.9GHz-0.6-0.5-0.3

5、51 -59 2.2GHz-1.8-1.6-1.3 50.5 -61 2.7GHz63-5.3-5.5-4.8 -58 0.4全部的额定最大值表2额定值供电电压VPOS输入功率等效电压部功耗JA最大结温度工作温度围存储温度围传导温度围（焊接时间60s）5.5V13dBm2V有效值500mW125C/W C +8565C+150C 300工作在最大额定值以上可能对器件造成永久性的损坏。在此只是说明最大额定值，并不赞成工作在最大值或高于这个值上。长期工作在最大额定值上会影响器件的稳定性。 ESD注意ESD（静电放电）敏感元件。静电经常在不知不觉中聚集在人体或仪器上，其放电电压可达到4000V。尽管

6、该产品加入了ESD保护电路，但静电仍有可能对它造成永久性的损坏。推荐采取适当的静电防措施，避免性能下降或损坏。管脚配置和功能描述图2，管脚配置表3，管脚功能描述编号名称描述等效电路1，8M接地公共接地端。连接系统的公共端。2CHPF输入高通滤波器。它与地之间的电容决定输入信号高通滤波器的3dB截止点。3，6DECL和的去耦端，应通过一个大电容连接到地，以构成完整的输入电路4，5INHIINLO差分信号输入端。输入阻抗=200 。也可以驱动单端-终点，这是输入阻抗减少到100欧姆。电路A7PWDN开关控制输入。当为逻辑高电平时AD8362关闭。9CLPF环路滤波器积分电容连接端10，16A输出放

7、大器的公共接地端11VSET设置电压输入端；测量模式时直接与VOUT相连。控制模式时，用来设置输入控制模式。电路B12VOUT有效值输出。在测量模式，VOUT一般与VSET连接。电路C13VPOS连接5v电源14VTGT对数截止电压，与输入该脚的电压成正比。用来做参考电压，增加峰值容量。一般与VREF相连。电路D15VREF1.25通用参考电压输出，一般直接提供给VTGT。电路E典型性能特性设置概述设备AD8362应用的大多数硬件配置在图35中显示。信号源是罗德与施瓦茨的SMIQ03B。1：4不平衡变压器用于将RF信号变成差分信号。图27，28中的响应测量配置在图36中。图29，30的配置在图

8、37中显示。图31的配置在图38中显示。分析这个斜率和截止点，是在中心工作围通过线性回归系数采集数据计算的来的。误差表现为两种形式：CW的线性响应误差，和25C 的输出增量。来自CW波的线性响应的误差是输出理想增益和输出参考电平转换成分贝的误差。这个测量是针对CW波和调制波的线性响应。误差（dB）的计算方法：P z是截止点，单位dBm使用每个器件斜率和截止点计算后修正了测量CW波线性响应的误差。同时校正了线性和调制对器件响应的影响。+25的误差使用给出的器件典型性能和波形作为参考，似的测量输出随温度变化。 图36调制脉冲响应的测量设置 图37 电源休眠的测量设置图38 门开启的测量设置电路描述

9、AD8362是完善的校准，高精度，有效值-直流转换器，它测量围超过60dB。能够工作在低频和至少2.7GHz的高频信号下。与普通的有效值-直流转换器不同，它的响应带宽不受信号幅度的影响。-3dB点在3.5GHz。这个精确测量波形部分的能力具有很高的峰值-有效值比（顶尖因子）它不受信号频率和大小的影响。这个独特的功能使得AD8362可以被用于校准比例大于1000000：1的RF功率计，闭环系统功率控制，通用有效值响应伏特计，和许多低频的应用。这个元件包含高性能AGC环路的核心部件（图39）。在生产时利用激光消除100MHz测试环境下全负荷工作时的容差。他的线性，带宽，为可调增益放大器提供电压增益

10、，Gset；这些可用于精确的指数（线性-dB）控制Vset。控制围达到68dB（-25dB-+43dB）。即使留下充分的保护间隔 ，从-21dB-+39dB，这60dB的中心围也是非常有用的。调整VTGT使在高峰值因数下调节信号，以显示可调的偏置围。VGA增益 （1）Go是固定偏置增益，VGNS 定义增益斜率（每伏特的dB变化）的比例电压。注意增益随小。VGA输出 （2）VIN 是AD8362输入端的交流电压。虽然输入差分信号时动态围最大，但输入源可以是单边信号和差分信号。输入单边信号时会有高频不平衡的影响，这在低频（50Hz-500MHz）很少出现，但是峰值电压能力总是分成两路差分运行。平方

11、率检测可变增益放大器的输出（VSIG） 到平方率检波。这项检测是对交替信号的真实有效值的响应，它与波形无关。他的输出摆动电流（ISQU）是绝对平均值。这个电流由片上电容（CF） 集成，它一般是通过外部电容（CLPF） 来扩展平均时间。它是输出电压通过5增益的缓冲器，和线-线的直流耦合放大器输出（VOUT）用于测量或控制。大多数应用中，AGC环路是闭合的由VSET到VGA增益控制电压再由VOUT输出使用。在测量模式下，这个闭路是简单的将VSET与VOUT相连。在控制模式下，一些大系统会有反馈回路，工作原理相同。摆动电流（ISQU） 与固定设置的基准电流（ITGT） 反向平衡。在精确的集成电容下，

12、在 （3）时AGC环路达到平衡。ITGT 由第二个平方参考单元提供，平方单元的输入是基准放大电压VATG 。它是VTGT输入电压的小数部分。这两路平方单元在IC中电性能和实现方式是一样。可以减小平方率功能对温度特性变化的依赖。因此，VTGT（和它的小数部分VATG ）决定VGA提供给AGC环路的电压。当两个平方电路信号比例参数精确匹配时，满足 （4）时，等式3才满足。一般的解决方法，两边同时求均方根值（有效值）。这样为了使其一致，通过改变VGA增益和电容滤波求平均值来达到系统确定的关系。 （5）将等式（2）的带入（5） （6）作为测量装置，VIN 是未知的，其他所有参数都在设计固定。由等式6得

13、： （7）得： （8）VZ = VATG/GO 是截止电压，因为（VIN） = VZ时VSET必须为0。当作为测量装置时，输出缓冲器直接接到VSET，以关闭AGC环路。将VOUT=VSET代入（8）式，并求以10 为底的对数，使转换成分贝值： （9）VSLP 是斜率电压，也就是输入振幅每变化10个单位，输出电压变化1个单位。记为VSLP = VGNS log （10） = 2.303 VGNS. 在AD8362中，VSLP 在100MHz信号时用激光校正到1v。因为没10个单位等于20dB，所以斜率稳定在50 mV/dB.因此，要改变斜率值就要改变VSLP 的有效值。截止电压VZ 也由激光校正

14、到224uV（-60dB，50欧姆系统）。在理想系统中，输入有效值等于该值时，VOUT为0。在实际信号下，VOUT不能完全接地，在此Vz是推测值。电压VS功率校正AD8362可以从低频到微波频率精确的测量电压有效值。在低频工作时，输入一般为伏特有效值或dBV（分贝与1v有效值的关系）在高频时，信号电平通常用功率单位。在这个电路环境中，源和终端阻抗是大体的缩放比例的主要部分。在这个条件下，输出电压表示为：VOUT = SLOPE （PIN PZ） （10） 其中PIN 和截止点PZ 用dBm表示。事实上，响应会稍微偏离等式10中的理想直线。这个偏差叫做起控一致性误差。在高精度测量装置中，一般都提

15、供这样的误差图表。它是用最好的直线上的测量数据计算的来的。可以确定真实的确定条件下的动态围。图40中显示了图42电路所有输入所对应的输出。与理想功能的一致性也在图示中。这由数据点的线性回归决定的。数据点是中心部分在+25C 数据迁移后的值。C, +25C 和+85C 的误差，是用每个输入信号对应的理想输出与真实输出的差，并由回归平均斜率区分这些数据，在转化成测量分贝误差。（刻度在图40的右边轴上）误差的产生，不仅包括由温度变化所产生的与理想值的偏差，还包括了所有由温度引起的额外误差。值得注意的是图中对温度变化不大（垂直刻度的误差） 图40的性能曲线还显示出周期性的波动。这是由于衰减器采用插技术

16、来选择衰减信号。这不仅对离散的切入点，而是对所有的点距。如此提供了连续的衰减值。被选中的信号送入AD8362的3.5GHz，40dB固定增益的VGA前级放大器中。AD8362信号输入部分的原理图如图41所示。阶梯衰减器由11级组成（12个阀），每一级衰减为6.33dB。每个阀都与可变跨导单元相连，跨导的偏置电流决定了阀的信号的衰减值。控制机通过产生离散高斯分布偏置电流决定哪一级工作。它是从左到右的开始衰减的。因此，输入信在VSET输入端电的控制下，最多可衰减69.3dB。跨导设置邻近级的具方法是，沿着衰减计算滑动直到曲线的一致性好为止。它的幅度随温和频率有细微的变化（见图10，11，12）。要

17、注意的是，系统响应的输入信号INHL和INLO不是完全独立的，输入管脚并并非彻底的差分信号。偏移消除为处理可变增益放大器中微小的直流偏移，使用了零偏移环路。这个环路的高通角频率预置为1MHz，可以充分在任何高频下使用。当AD8362被用于低频时，角频率可按需减少，只要在CHPF上加电容接地，容值按200uF/Hz计算。例如，要降低高通角频率到150Hz。就需要1.33uF的电容。电压偏移随VGA工作时增益的真实值和输入信号幅度改变。这种类型的变化基线，在VGA中是普遍的，但在AD8362中则更明显，因为它的工作方式是使偏移量沿着6.33dB围的轴波动。当CHPF的值过大，便宜量补偿将滞后于VG

18、A增益变化。VGA增益可以增加时间使得环路充分补偿，而得到稳定的输入振幅。闭合环路的时域响应加在平方单元输出端的外部低通均值电容（CLPF）对波动被测信号进行充分滤波。这个电容的最佳值取决于应用方式，粗略的为900uF/Hz。例如，5uF电容滤波频率为180Hz。在标准的测量模式下，VSET与VOUT相连。当输入信号振幅发生少许变化（很小的dB值）。环路的时域响应是线性的。3dB低通截止频率定义为fLP = 1/（CLPF 1.1 k） 。当fLP = 3 MHz，环路部延时电容使用推荐的最小值300pF。当输入信号振幅发生大的突变，环路响应变成非线性的。工作在RF测量模式AD8362工作在测

19、量模式下的基本连接见图42。AD8362要求5v单电源供电，电源电压在10% 不会对性能造成影响。电源接在VPOS 管脚，如图42所示去耦电容要对整个输入频率围呈低阻抗，并且要尽量靠近VPOS脚。图中使用两个不同的电容并列，来减少阻抗，因为他们对应的频率不同。但测量精度与去耦电容没有紧密的关系，因为高频信号的通道都严格限定在相关的管脚上。两个DECL脚的接地导线和INHI/INLO到输入耦合电容的导线要尽量的短。所有的接地端要立即接地。设置测量模式，VOUT与VSET相连，VTGT与VREF相连。元件的关闭PWDN为逻辑高电平时AD8362被关闭。PWDN可以直接接地，使AD8362持续工作。

20、当PWDN为高电平时，电流是20mA，供电电压和输入信号对其没有影响。当把PWDN切换到低电平，供电电流减小到230uA。推荐的输入耦合在AD8362的整个动态围中，尤其在高频（500MHz以上），都使用差分信号输入。在图42中，输入端用一个不平衡变压器。阻抗比是1：4（1：2的转换比例），50欧姆输入信号通过这个不平衡变压器接到阻抗200欧姆的AD8362差分信输端。不平衡变压器的输出要经过交流耦合再输入到AD8362中。本例中使用的不平衡变压器（M/A- ETC 1.6-4-2-3） 与AD8362工作在0.5GHz-2.5GHz的评估电路板中使用的一样。如果使用了中心抽头的磁耦合转换器，

21、连接中心抽头和DECL，它的偏置电压也3.6v在低频时不需要阻抗匹配，AD8362能够驱动低阻抗的差分信号源，记住输入端必须交流耦合。选择输入耦合电容如前述，输入信号必须交流耦合。输入耦合电容与200 输入阻抗共同影响输入高通截止频率，该频率等于FHP = 1/（200 CC） 典型的，FHP 至少应等于输入频率的十分之一。单端信号输入根据记录，AD8362的输入级最好使用平衡信号输入，这样可以实现所有功能。在许多情况下，不平衡信号可以直接接到两个输入脚的任何一个，但这样首要的缺点就是500MHz以上动态围减小10-15dB。图43所示，AD8362对输入信号有多路耦合。因为输入脚偏置在3.6v（电源5v），接地是需要隔接直电容。信号频率大于5MHz时隔直电容1nF就足够了。INHI和INLO都可以作为输入端，这里选择了INHI。外部的100 分支电阻与部100 single-ended输入阻抗