数字电子时钟总体设计结构框图及分析毕业论文Word格式文档下载.docx

1、用74LS290设计两个六十进制的计数器对“分”、“秒”信号计数，二十四进制计数器对“时”信号计数、再通过“时”、“分”校正电路进行时间的校正，实现数字电子钟的功能。关键词：数字电子钟；中小规模集成芯片；计数器；数字电子技术第一章 数字电子钟简介及思路设计数字式电子时钟是一种用数字电子技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性、直观性和便携性、使用寿命更长，因此在日常的生活和工作中得到了广泛的应用。1.1 设计思路数字电子钟的设计方法有许多种,例如,可用中小规模集成电路组成电子钟；也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟；还可以利用单片机来实现电

2、子钟等等。本课程设计采用的是中小规模集成电路法， 时钟信号发生器采用32768Hz的CMOS石英谐振器制作，产生1Hz时钟脉冲；1.2 设计任务和要求本课程设计的任务是用中小规模集成芯片设计多功能数字钟数字电子时钟，要求其实现准确计时，并且六位数字同时显示，以数字形式显示时（0023）、分（0059）、秒（0059）的时间；1.3设计软件和硬件设备环境软件环境：PROTEUS 7.4 PROFESSIONAL等硬件环境：电子电工实验室可以提供的主要仪器设备：示波器型号规格VP-5220、电子学习机型号规格WL-V、万用表MF10；以及分立元件、或中规模集成芯片等。第二章 总体设计2.1 数字电

3、子时钟总体设计结构框图及分析数字电子时钟实际上是一个对标准频率（1Hz）进行计数的计数电路。由于计数的起始时间不可能与某一个标准时间（如东八时区时间）一致，故需要在电路上加上一个对“时”、“分”进行校正的校时电路，同时为了提高计时的准确性，信号发生器产生的标准的1Hz时间信号必须做到准确稳定，通常使用石英晶体振荡器电路构成数字电子时钟中的信号发生器电路的主元件。数字电子时钟总体设计结构框图如图2.1 2.2 所示。1HZ晶振电路校分控制电路分频器电路秒个位计数器秒十位计数器译码驱动数码管分十位计数器校时控制电路分个位计数器时个位计数器时十位计数器2HZ图2.1 数字电子时钟总体结构框图 2.1

4、.1 晶体振荡器电路晶体振荡器电路给数字钟提供一个频率稳定准确的32768z的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。2.1.2 分频器电路分频器电路将32768z的高频方波信号经32768（）次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。2.1.3 时间计数器电路时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为12进制计数器。2.1.4 译码驱动电路译码驱动电路

5、将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。2.1.5 数码管数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计提供的为数码管。第三章 各控制电路模块设计3.1 时钟信号产生电路3.1.1 CMOS石英晶体振荡器电路目前较好的家用电子钟表几乎都采用具有石英晶体谐振器的方波发生器由于它的频率稳定性高，所以走时准确，在通常的气温条件下很容易保证每天不差半秒的精度。通常选用固有频率为32768Hz的石英谐振器，经过15次二分频可得1Hz的时钟脉冲，作为计时基准。一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用门电路构

6、成；另一类是通过CMOS非门构成的电路，本次设计采用了后一种。如图3.1所示，由CMOS非门U1:B与晶体、电容和电阻构成晶体振荡器电路，U1:A实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻1（偏置电阻）为非门提供偏置，使CMOS反相器工作于放大区域，即非门的功能近似于一个高增益的反相放大器，这时电压放大倍数很大。晶体谐振器工作在频率位于其串联谐振频率fs和并联谐振频率fp之间，这时它相当于一个电感。电容、与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。这样电路就形成了一个由反相

7、器组成的电容三点式振荡器。石英晶体振荡器产生的极其稳定的频率后再经过U1:A的整形，CMOS晶体振荡器电路给数字钟提供一个频率稳定准确的方波信号，可保证数字钟的走时准确及稳定。图3.1 时钟信号发路 3.1.2 时钟方波信号产生电路时钟方波信号产生电路由石英晶体与2个30pF电容、1个4060、一个10兆的电阻组成，芯片3脚输出2Hz的方波信号图3.2所示图3.2时钟方波信号产生电路（仿真图）3.2 校时电路3.2.1 校时电路图数字电子钟应具有“分”校正和“时”校正功能，可以对“时”和“分”单独校时，对分校时的时候，停止分向小时进位等功能。因此，设计时应截断分个位和时个位的直接计数通路，并采

8、用正常计时信号与校正信号可以随时切换的电路接入其中。即为用COMS与或非门实现的时或分校时电路，In1端与低位的进位信号相连；In2端与校正信号相连，校正信号可直接取自分频器产生的1Hz或2Hz（不可太高或太低）信号；输出端则与分或时个位计时输入端相连。当开关打向下时，因为校正信号和0相与的输出为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，因此校时电路处于正常计时状态；当开关打向上时，情况正好与上述相反，这时校时电路处于校时状态。当重新接通电源或走时出现误差时都需要对时间进行校正。通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到

9、需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。实际使用时，因为电路开关存在抖动问题，所以一般会接一个RS触发器构成开关消抖动电路，所以整个校时电路图如图3.3所示。 图3.3校时电路 第四章 时、分、秒计数电路4.1 74LS290介绍4.1.1计数器74LS290原理 74LS290是异步十进制计数器。其逻辑图和外引线排例图如图9-24所示。它由一个一位二进制计数器和一个异步五进制计数器组成。如果计数脉冲由端CP0输入，输出由端引出，即得二进制计数器；如果计数脉冲由CP1端输入，输出由引出，即是五进制计数器；如果将与CP1相连，计数脉冲由CP0输入，输出由引出，即得8421码

10、十进制计数器。因此，又称此电路为二-五-十进制计数器。4.1.2 74LS290功能表 表4.1是74LS290的功能表。由表可以看出，当复位输入R0（1）=R0（2）=1，且置位输入S9（1）S9（2）=0时，74LS290的输出被直接置零；只要置位输入S9（1）S9（2）=1，则74LS290的输出将被直接置9，即1001；只有同时满足R0（1）R0（2）=0和S9（1）S9（2）=0时，才能在计数脉冲（下降沿）作用下实现二-五-十进制加法计数。 表4.1 74LS290功能表复位输入置位输入时钟输出R0（1）R0（2）S9（1）S9（2）CPQ3Q2Q1Q01计数4.1.3 74LS29

11、0引脚图74LS290引脚图如图4.1所示：图4.174LS290引脚图4.2 “分”信号和“秒”信号因为单片74LS290所能实现的最大计数模数M=10,s构成N=60进制计数器，MNMM=100，故需要两片74LS290。而且Sn状态只能 用8421BCD码，而不能用二进制码。N=60，Sn=01100000；F=R01R02=Q1=Q6Q5 。用74LS290构成六十分频电路如图4.2所示，高位片U2实现六进制进位，它的Q2端作为六十分频信号输出端，低位片U1实现十进制进位。六十分频电路广泛地应用于计时电路中，它的输出可以作为“分”信号和“时”信号。图4.2 六十分频电路图4.3 “时”

12、信号根据课程设计要求，“时”必须为二十四进制计数，U1为“时”信号的低位片，U2为“时”信号的高位片。当高位片为0、1时，低位片为十进制计数，当高位片为2时，低位片为4进制计数。因此，要实现数字电子时钟“时”信号二十四小时制的功能 ，只需要加入与非门进行条件判断，再按照4.2内容，同理易得二十四进制计数，即二十四分频电路如图4.3所示。图4.3 二十四分频电路图第五章 BCD-七段译码器电路5.1 74LS47芯片介绍 74LS47BC CMOS BCD-7段锁存、译码、LED驱动是由CMOS构成的集成于单一整体结构中的增强型器件和双极输出驱动器。该器件中的电路提供了一个4功能位存储锁存器，一

13、个8421的BCD-7段解码器和一个输出驱动能力。灯测试（LT）、消隐（BI）和锁存使能（LE）分别被用于检测显示时的中断、脉冲调节显示的亮度，以及储存BCD码信号。可以用于七段发光二极管（LED）、白炽灯、荧光灯、气体放电或液晶，进行直接或间接读数。广泛应用于设备（例如，计数器，数字电压表等）显示驱动程序，计算机/计算器显示驱动程序，驾驶舱显示驱动程序和各种时钟，手表以及定时器。5.2 74LS47真值表74LS47真值表如表5.1所示表5.1 74LS47真值表5.3 74LS47引脚图 74LS47是BCD锁存/七段译码/驱动器：LT是试灯输入,用来测试七段数码管的好坏，当LT=0，BI

14、/RBO=1时，不论RBI和ABCD输入为何值，数码管的七段全亮，工作时应置LT=1。RBI是灭零输入，用来熄灭不需要显示的0。BI是熄灭信号输入，可控制数码管是否显示。RBO是灭零输出，RBO和BI在芯片内部是连在一起的，共用一根引脚BI/RBO引出。当LT=1,RBI=0,且ABCD=0000时，数码管不显示，BI/RBO输出为0。（QAQBQCQDQEQFQG为译码输出；显示字符端输出，连接数码管的相应脚）。74LS47引脚图如图5.1所示图5.1 74LS47引脚图5.4 译码器电路根据74LS47的真值表和引脚图，我们会很容易得知其与计数器模块、LED模块的接线方法。BCD-七段数码

15、管采用的是7SEG-COM-CAT-GRN共阳极LED数码管，低电平有效。译码器模块电路中74LS47的各引脚的接线方法请参见附录1 时钟显示电路仿真图。七段数码管结构如图5.2所示。 图5.2 七段数码管结构图第六章 数字电路总电路仿真图图6.1 数字电子钟总电路图总结数字电子钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。我们此次设计与制作数字钟是为了了解数字电子钟的原理，从而学会制作数字电子钟。而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。在设计过程中，要灵活地运用到组合逻辑电路和时序逻辑电路的分析和设计，通过本次课程设计，我们可

16、以进一步学习和掌握各种组合逻辑电路与时序电路的原理与使用方法。通过课程设计，使我加巩固和加深对电子电路基本知识的理解，学会查寻资料、方案设计、方案比较，以及单元电路设计计算等环节，进一步提高我综合运用所学知识的能力，提高分析解决实际问题的能力。锻炼分析、解决电子电路问题的实际本领，通过此综合训练,不仅学会啦实验技术，掌握啦实验方法即用实验检验理论的方法，寻求物理量之间相互关系的方法，寻求最佳方案的方法等等。在数字电子技术实验中，研究和观察其他同学的实验方法，在数据处理中练习分类，数据归纳的方法，在计算分析中练习比较，分析等科学方法。以便实验原理，实验操作方法，实验数据处理方法的迁移能力。我在老

17、师的启发引导下，通过解决问题，获取知识，掌握物理实验思想和实验方法的实质，从而培养实验能力，在数字电子技术实验中使我受益非浅。参考文献1张克农 主编.数字电子技术. 高教出版社出版.第一版.2006年2彭介华 主编.电子技术课程设计指导.高教出版社出版.第一版.2002年3曾建唐 主编.电工电子基础实践教程.机械工业出版社.2002年4康光华 主编.电子技术基础.高教出版社出版.第四版.1999年致谢感谢导师顾艳丽老师的悉心指导，以及印刷工程教研室的老师们的关心和帮助。感谢实验室的老师的帮助感谢在这三年内教我知识，学习，做人，生活，工作的老师们感谢我的同学和朋友们在这段时间内对我的关心和帮助。感谢我的学校让我在这三年的时间里学会啦很多知识，让我能在以后的工作生活和学习中更加的努力和认真感谢曾经帮助过我的每一个人。