16路竞赛抢答器设计Word文件下载.docx

1、姓名：周俊林 用Protel对16路竞赛枪答器进行设计, 16路竞赛抢答器主要由锁存器、优先编码器、同步可逆计数器、加法器、比较器、555定时器、数码管等主要元件构成。结果表明，该方法效果真实、准确，设计出的16路竞赛抢答器具有实用性强，操作简单，成本低廉的特点。 竞赛抢答器系统是工厂、学校和电视台等单位举办各种智力竞赛等娱乐活动中经常使用的重要基础设备之一。目前设计抢答器的方法很多，采用EDA可以更加快速、灵活地设计出符合各种要求的抢答器。其中,16路智力竞赛抢答器设计方案中有些显示器是从015显示选手的编号，这不符合实际竞赛使用时对选手从116进行编号的习惯，不利于实际推广使用。以文献为基

2、础，对其核心电路进行了改进，并基于Protel软件平台设计开发了16路竞赛抢答器系统，使得显示器上能从116正确显示选手的编号。此外，还设计了抢答倒计时最后5 s报警提示电路和计分器，计分器用于各参赛选手的加分和减分。这种设计思路清晰，电路功能齐全，可满足抢答器的实际使用要求。1.Protel简介Protel是Altium公司在80年代末推出的EDA软件，在电子行业的CAD软件中，它当之无愧地排在众多EDA软件的前面，是电子设计者的首选软件，它较早就在国内开始使用，在国内的普及率也最高，有些高校的电子专业还专门开设了课程来学习它，几乎所有的电子公司都要用到它，许多大公司在招聘电子设计人才时在其

3、条件栏上常会写着要求会使用Protel。2 总体设计思路21 16路抢答器的功能要求（1）同时供16名选手参加比赛。选手的编号为116，各用一个抢答按钮，按钮的编号分别用16个按钮S1S16表示，与选手的编号相对应。（2）给主持人设置一个控制开关，用来控制系统的清零和抢答的开始。（3）抢答器具有锁存与显示功能。在主持人将系统复位发出抢答指令后，若参赛者按抢答按钮，则组别显示电路显示出抢答者的组别，同时蜂鸣器发出“嘀”的报警音响。此时电路具备自锁存功能，使别组的抢答开关不起作用。（4）抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如30 s）。当主持人启动“开始”键后，定时器开始减计数并

4、显示。参赛选手在设定的时间内进行抢答，抢答有效。如果定时时间已到，无人抢答，本次抢答无效，蜂鸣器报警并封锁输入电路，禁止选手超时抢答，定时显示器上显示“00”。（5）设置计分电路。每组在开始时预置分数（如100分），抢答开始后由主持人控制，答对加分，答错减分。22 系统原理框图系统原理框图如图1所示。3 电路设计 抢答器由抢答电路、定时电路、报警电路、时序控制电路和计分电路五部分组成。31 抢答电路抢答电路的主要作用是分辨出抢答者按键按下的先后，锁存并显示抢答者的号码，同时能使后抢答者的按键无效。抢答电路主要由优先编码器74LS148，RS锁存器74LS279，加法器74LS283，比较器74

5、LS85，译码器74LS48，集成了4个与门的74LS08，三输入端或门（CD4075），7段数码管，S1S16十六个按钮开关组成。工作过程为：当主持人将开关处于“清除”位置时，RS锁存器的端为0，5个RS锁存器的输出Q全部置0，使74LS48的，显示器灯灭。与此同时优先编码器74LS148的选通输入端，使之处于工作状态，此时锁存器不工作。当主持人将控制开关拨向“开始”时，优先编码器和锁存器同时处于工作状态，即抢答器处于等待工作状态，等待输入端的信号输入。对参加比赛的16名选手从116进行编号，同时需要用到2个显示器，当选手编号大于9时高位显示器显示1，小于等于9时高位显示器显示0。预置比较器

6、74LS85的字B为8，即输人端B3B2B1B0为1000，当选手编号小于等于9时，即比较器74LS85的字A小于等于8，AB即YAB输出为0；当选手编号大于9时，即比较器74LS85的字A大于8，AB即YAB输出为1，与高位显示器数字一致，所以可以直接用74LS85的YAB脚控制高位显示器的A0，高位显示器的A3，A2，A1全部置0。再引入3个与门（74LS08）和1个三输入端或门（CD4075），3个与门的一端置011，另一端与比较器的YAB相连，或门的三输入端分别与比较器的YA B，YA-B，YAB=1，加法器的A3A2A1A0为1111，B3B2B1B0为0111，通过加法器加0111

7、，得到2进制数值为“00010110”，两个显示器显示为“16”，与选手实际编号一致。当选手编号小于等于9时只用到低位显示器，不能加7，如当1号选手优先抢答时，选手编号小于9，比较器的A3A2A1A0为0000，YAB=0，YAB=1，3个与门输出为0，或门输出为1，加法器的A3A2A1A0为0000，B3B2B1B0为0001，通过加法器加0001，得到二进制数值为“00000001”，两个显示器显示为“01”，与选手实际编号一致。当选手按下的键松开后，74LS148的为高电平，但由于端维持高电平不变，所以74LS148仍然处于“禁止”工作状态，其他按键的输入信号不会被接受，这就保证了抢答者

8、的优先性以及抢答电路的准确性。如有再次抢答需由主持人将S开关重新置“清除”，使抢答电路复位，然后再进行下一轮抢答。32 定时电路由节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。定时电路主要实现抢答倒计时，同时通过输出接口与时序控制电路相接，实现时序控制，当无人抢答且时间到时报警。可预置时间的电路选用十进制同步加减计数器74LS192进行设计，具体电路如图1所示（电路包括555定时器，2块74LS192计数器，2块74LS48显示译码器）。采用555设计的秒脉冲产生电路，555定时器接成的多谐振荡器的振荡频率为：f=1T=

9、1（R1+2R2）Cln 2。采用的电阻和电容值分别是：R1=82 k，R2=33 k，C1=10F，满足上式，即得到的是秒脉冲。33 报警控制电路当有选手抢答或者抢答时间已到，抢答电路和定时电路都要停止工作，优先编码器要处于禁止工作状态，74LS148的选通输入端=1，所以可以利用74LS148的选通输入端来报警。为了避免因蜂鸣器分流导致端电压太低而不能使优先编码器处于禁止工作状态，用一个与门74LS08来控制蜂鸣器，与门的两个输入端分别接5 V电源和选通输入端，输出端接蜂鸣器，如图2所示。 此外还设置了最后5 s报警提示，即倒计时电路还剩最后5 s时会报警提示参赛选手离此次抢答结束还有5

10、s的时间。用两个比较器74LS 85，一个比较器的输入端A3A2A1A0加在十位计数器74LS192的Q3Q2Q1Q0上，预置十位比较器74LS85的输入端B3B2B1B0为0000，当Q3Q2Q1Q0= 0000时A=B，十位比较器的YA=B输出为1；另一个比较器的输入端A3A2A1A0加在个位计数器74LS192的Q3Q2Q1Q0上，预置个位比较器74LS85的输入端B3B2B1B0为0101，当Q3Q2Q1Q0=0101时A=B，个位比较器的YA=B输出为1。两个比较器的输出端YA=B分别接在与门74LS08的两个输入端上，与门的输出端接蜂鸣器。当倒计时电路倒计到05 s时，与门的输出端

11、输出为1，蜂鸣器就会报警提示。34 时序控制电路 时序控制电路如图3所示。时序控制电路是抢答器设计的关键，其工作原理是：主持人控制开关从“清除”位置拨到“开始”位置时，来自3.1中的74LS279的输出CTR=0，经74LS04反相输出1，则时钟信号CP能够加到74LS192的CPD时钟输入端，定时电路进行递减计时。同时，在定时时间未到时，则74LS192的借位输出端为1，74LS00与非门的输出，使74LS148处于正常工作状态。当选手在定时时间内按动抢答键时，CTR=1，经74LS04反相输出0，封锁CP信号，定时器处于保持工作状态；同时，74LS00的输出为1，74LS148处于禁止工作

12、状态。当定时时间到时，则74LS192的借位输出端为0，=1，74LS148处于禁止工作状态，禁止选手进行抢答。同时，74LS11输出为0，封锁CP信号，使定时电路保持00状态不变。当=1时就会驱动蜂鸣器报警。35 计分电路设计一个计分器，用于各参赛选手的加分和减分，电路由十进制同步可逆计数器74LS192，7段显示译码器74LS48，7段数码管、2输入端4与门74LS08，按钮开关，电阻等组成（见图4）。当某参赛选手回答问题结束后，主持人做出正确与错误的判断，并宣布所加减的分数值，根据计分值的多少按相应的按键。加分值小于10时按个位加分键，减分值小于10时按个位减分键；加分值在10100分之

13、间按十位加分键，减分值在10100分之间按十位减分键；加分值在100分以上按百位加分键，减分值在100分以上按百位减分键。记分电路可实现自动进位用于累加总分。按下清零按钮，各位数值归零。此外，电子记分电路还可单独用于蓝球、排球、乒乓球等体育比赛项目的记分器，具有广泛推广使用价值。 由于开关按钮是机械触点，当机械触点断开、闭合时，会有抖动，使开关在实际应用中不可能像数字系统所期望的那样产生干净的数字信号输出，因此可以采用防斗开关来替代按钮开关获取稳定的脉冲，输入到计数器脉冲输入端使计数器准确计数。4 电路制作与调试根据需求选择电路的设计单元进行组合，完成系统的原理图设计与PCB设计，运用Protel软件制作PCB板，或者用面包板，按照装配图或原理图进行器件装配，装配好之后进行电路的调试。5 结语利用Protel对16路竞赛抢答器的电路进行设计，实验结果证明该电路设计合理，具有比较可靠的工作方式和更强的适用性，达到了预期的设计目的和要求。所设计的抢答器电路采用组合逻辑和时序逻辑电路设计，无需编程语言，具有电路简单，成本低廉，操作方便，灵敏可靠，易于制作等优点，而且在实际生活中具有很强的实用性。图1 定时电路原理图 定时电路PCB 图4 计分电路原理图 计分电路PCB图