数字电路课程设计数字电子钟常用版.docx

1、数字电路课程设计数字电子钟常用版数字电路课程设计数字电子钟课题任务：1.由晶振电路产生HZ标准秒信号2.秒、分为六十进制计数器。3. 时为二十四进制计数器。4.准确计时，以数字形式显示时、分、秒。5.具有整点报时功能，整点前鸣叫五次低音（500HZ），整点时再鸣叫一次高音(1000HZ)。参考器件：CD4060、74LS161、74LS248J、晶振、开关、喇叭、阻容元件及门电路等。设计要求：、进行总体方案设计与论证，画框图；、进行单元电路的设计；、元器件选择与参数计算；、用四号图纸绘制原理图；、撰写设计说明书，字数不得少于2500字；参考文献。 数字电路的课程设计，那学期开学我就一直期待了，

2、我喜欢电子制作，更何况这与学习牵上了，就像小时候等待放假过年一样，终于等到了它的到来。我欣喜若狂，打算两周之内要把实物做出来。 第一周开始找资料设计电路图，74LS161为常用的4位同步二进制加计数器，并且还具有并行数据的同步预置功能。多个74LS161可以实现无限进制计数,由74LS161组成的60进制及24进制制作的数字电子钟必须另加数码管译码器。由于我以前用过CD40110这块芯片，所以很快就想到了它，40110是十进制加减计数/译码/锁存/驱动集成一体的CMOS芯片，输出电流驱动能力大，可以直接接数码管显示。 两者比较，同样的功能74LS161使用的芯片就多于40110。CD40110

3、逻辑功能如下： 第一周里，我把自己设计的电路经过一些单元模块的调试，都成功了，马上购买元件，不得不用了快递，元件邮递过来的期间开始画PCB板，并制作电路板，元件到时就可以安装了。装好后电路存在许多问题，我两天两夜没有睡觉，就呆在实验室调试，就剩2天了，一些小问题仍没有解决，但必须得开始写论文了。我又到图书馆查找芯片的具体资料，论文根据自己的制作一个一个字往上打的，总共附有20张图片和框图，都是自己画的。还高兴的把自己做的实物照片与PCB板图附上了，那时候班上没有几个会使用Protel 的。以为至少也那个“良”的成绩吧。 直到查了成绩的那刻，我对老师真的很失望不知道他们有阅读过论文没有。而别人仅

4、仅是复制网上的就拿了优秀！付出了努力，却没有得到肯定，真的很伤心，但我对电子的爱好不会减少！继续努力吧！总体电路图如下：*大学数字钟课程设计专 业 计算机科学与技术 班 级 非 师 范 类 姓 名 * * * 学 号 * 指导教师 * 设计时间 2021年12月23日 目录.11、设计目的.22、设计方案.23、设计原理及其框图.23.1数字钟的构成.23.2数字钟的工作原理.43.3时间计数单元.53.4译码驱动及显示单元.63.5校时电源电路.63.6整点报时电路.74、元器件.74.1实验中所需的器材.74.2芯片内部结构图及引脚图.84.3面包板内部结构图105、功能块电路图.106、

5、总结.187、参考文献.19一、设计目的 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。此次设计与制作数字电子钟的目的是让学生在了解数字钟的原理的前提下，运用刚刚学过的数电知识设计并制作数字钟，而且通过数字钟的制作进一步了解各种在制作中用到的中小规模集成电路的作用及其使用方法。由于数字电子钟包括组合逻辑电路和时序电路，通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法，从而实现理论与实践相结合。 总的来说，此次课程设计，有助于学生对电子线路知识的整合和电子线路设计能力的训练，并为后继课程的学习和毕业设计打下一定的基础。二、设计方案1设计指标时间以24

6、小时为一个周期；显示时、分、秒；有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；计时过程具有报时功能，当时间到达整点前5秒进行蜂鸣报时；为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。2设计要求画出电路原理图（或仿真电路图）；元器件及参数选择；电路仿真与调试；3编写设计报告写出设计与制作的全过程，附上有关资料和图纸，有心得体会。 三、设计原理及其框图1数字钟的构成数字钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和一些显示星期、报时、停电查看时间等附加功能。因此，一个基本的数字钟

7、电路主要由译码显示器、“时”，“分”，“秒”，“星期”计数器、校时电路、报时电路和振荡器组成。数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。 图3-1所示为数字钟的一般构成框图晶体振荡器电路晶体振荡器电路给数字钟提供一个频率稳定准确的32768z的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。分频器电路分频器电路将32768z的高频方波信号经32768（）次分频后

8、得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。时间计数器电路时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为12进制计数器。译码驱动电路译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。数码管数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计提供的为LED数码管。2数字钟的工作原理）晶体振荡器电路晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及

9、稳定。图3-2所示电路通过非门构成的输出为方波的数字式晶体振荡电路，这个电路中，非门与晶体、电容和电阻构成晶体振荡器电路，实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电 阻为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容、与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。晶体XTAL的频率选为32768HZ。该元件专为数字钟电路而设计，其频率较低，有利于减少分频器级数。从有关手册中，可查

10、得C1、C2均为30pF。当要求频率准确度和稳定度更高时，还可接入校正电容并采取温度补偿措施。由于CMOS电路的输入阻抗极高，因此反馈电阻R1可选为10M。较高的反馈电阻有利于提高振荡频率的稳定性，非门电路可选74HC00。图3-2 COMS晶体振荡器）分频器电路通常，数字钟的晶体振荡器输出频率较高，为了得到z的秒信号输入，需要对振荡器的输出信号进行分频。通常实现分频器的电路是计数器电路，一般采用多级进制计数器来实现。例如，将z的振荡信号分频为Z的分频倍数为（），即实现该分频功能的计数器相当于极进制计数器。常用的进制计数器有等。本实验中采用CD4060来构成分频电路。CD4060在数字集成电路

11、中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便。计数为级进制计数器，可以将Z的信号分频为Z，其内部框图如图3-3所示，从图中可以看出，的时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功能。图3-3 CD4046内部框图）时间计数单元时间计数单元有时计数、分计数和秒计数等几个部分。时计数单元一般为进制计数器计数器，其输出为两位码形式；分计数和秒计数单元为进制计数器，其输出也为码。一般采用10进制计数器74HC390来实现时间计数单元的计数功能。为减少器件使用数量，可选，其内部逻辑框图如图.所示。该器件为双异步计数器，并且每一计数器均提供一个异步清零端（高电

12、平有效）。图3-4 74HC390(1/2)内部逻辑框图秒个位计数单元为进制计数器，无需进制转换，只需将与（下降沿有效）相连即可。（下降没效）与Z秒输入信号相连，可作为向上的进位信号与十位计数单元的相连。秒十位计数单元为进制计数器，需要进制转换。将进制计数器转换为进制计数器的电路连接方法如图3-5所示，其中可作为向上的进位信号与分个位的计数单元的相连。图3-5 10进制6进制计数器转换电路分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的作为向上的进位信号应与分十位计数单元的相连，分十位计数单元的作为向上的进位信号应与时个位计数单元的相连。时个位计数单元

13、电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为进制计数器，不是的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行进制转换。利用片实现进制计数功能的电路如图3-6所示。另外，图3-6所示电路中，尚余进制计数单元，正好可作为分频器Z输出信号转化为Z信号之用。图3-6 12进制计数器电路4）译码驱动及显示单元计数器实现了对时间的累计以8421BCD码形式输出，选用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，选用CD4511作为显示译码电路，选用LED数码管作为显示单元电路。5）校时电源电路当重新接通电源或走时出现误差时都需要对时间进行校正。通常，校正时间的方法是：首