ImageVerifierCode 换一换
格式:DOCX , 页数:8 ,大小:208.15KB ,
资源ID:2021969      下载积分:12 金币
快捷下载
登录下载
邮箱/手机:
温馨提示:
快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。 如填写123,账号就是123,密码也是123。
特别说明:
请自助下载,系统不会自动发送文件的哦; 如果您已付费,想二次下载,请登录后访问:我的下载记录
支付方式: 支付宝    微信支付   
验证码:   换一换

加入VIP,免费下载
 

温馨提示:由于个人手机设置不同,如果发现不能下载,请复制以下地址【https://www.bdocx.com/down/2021969.html】到电脑端继续下载(重复下载不扣费)。

已注册用户请登录:
账号:
密码:
验证码:   换一换
  忘记密码?
三方登录: 微信登录   QQ登录  

下载须知

1: 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。
2: 试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓。
3: 文件的所有权益归上传用户所有。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 本站仅提供交流平台,并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

版权提示 | 免责声明

本文(VHDL数字秒表.docx)为本站会员(b****2)主动上传,冰豆网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知冰豆网(发送邮件至service@bdocx.com或直接QQ联系客服),我们立即给予删除!

VHDL数字秒表.docx

1、VHDL数字秒表VHDL数字秒表数字秒表一 设计任务 设计用于体育比赛的数字秒表,要求: 1.计时精度大于1/1000秒,计时器能显示1/1000秒的时间,提供给计时器内部定时器的时钟频率为10MHz;计时器的最长计时时间为1小时,为此需要一个7位的显示器,显示的最长时间为59分59.999秒。 2.设计复位和起/停开关。 (1)复位开关用来使计时器清零,并做好计时准备。 (2)起/停开关的使用方法与传统的机械式计时器相同,即按一下起/停开关,启动计时器开始计时,再按一下起/停开关时终止。 (3)复位开关可以在任何情况下使用,即使在计时过程中,只要按一下复位开关,计时器进程立即终止,并对计时器

2、清零。二 方案选择与设计 方案选择 利用VHDL语言进行数字秒表设计有多种方法。可以利用原件例化语句将各模块联系起状态信号(计数的使能信号EN),两片的CLK端同时接计数输入信号。 具体思路: 通过分频器将10M晶振所提供的信号进行10000分频,生成脉冲作为计时信号,经计数器累加计数实现数字秒表计数的功能。设计采用七位LED数码管显示分、秒,需要5个10计数器和2个6计数器。使用按键开关可实现开始/结束计时操作以及复位清零操作。 设计 整个系统设计是采用自顶向下分析,自底向上设计。将数字秒表系统的整体分解为各个模块电路。 1.顶层电路设计 在顶层设计中,要对内部分各功能块的连接关系和对外的接

3、口关系进行描述,而功能块实际的逻辑功能和具体的实现形式则由下一层模块来描述。 数字秒表原理图顶层电路图 根据数字秒表的原理图来进行顶层文件的设计。此次设计中使用了总线,从而简化了顶层电路图的绘制。 2 时钟分频电路模块 在基于EDA技术的数字电路系统设计中,分频电路应用十分广泛。常常用分频电路来得到数字系统中各种不同频率的控制信号。所谓分频电路,就是将一个给定的频率较高的数字输入信号经过适当处理后,产生一个或数个频率较低的数字输出信号。 本设计需要一个计时范围为0.001s59分59.999秒的秒表,首先输入一个频率为10MHZ时钟信号源,由CLK输入,经其进行10000分频后获得一个比较精确

4、的1000Hz计时脉冲,即周期为1/1000秒的计时脉冲,由CLR_CNT输出。分频器符号 3 十进制计数控制模块 计数是一种最简单基本的运算,计数器就是实现这种运算的逻辑电路,计数器在数字系统中主要是对脉冲的个数进行计数,以实现测量、计数和控制的功能,同时兼有分频功能。 此次设计中为程序方便没有将按键控制功能单独设为一个模块,而是将其添加到了普通十进制计数器程序中,将两者综合生成十进制计数控制模块。十进制计数控制模块符号CLK为时钟信号输入端、RST为复位信号输入端、 EN为使能控制信号输入端、 DOUT3.0为十进制计数数据输出端、 COUT为进位信号输出端。 4 六进制计数控制模块 六进

5、制计数器与十进制计数器类似,同样此处为程序方便没有将按键控制功能单独设为一个模块,而是将其添加到了普通六进制计数器程序中,将两者综合生成六进制计数控制模块。六进制计数控制模块符号 CLK为时钟信号输入端、RST为复位信号输入端、 EN为使能控制信号输入端、 DOUT3.0为六进制计数数据输出端、 COUT为进位信号输出端。三 软件设计与仿真3.1时钟分频电路模块 程序library ieee;use ieee.std_logic_1164.all;entity CLKGEN isport(clki:in std_logic; clko:out std_logic); end CLKGEN;ar

6、chitecture behav of CLKGEN issignal q:integer range 0 to 9999;begin process(clki,q)beginif clkievent and clki = 1 thenq=q+1;end if;if q = 1 thenclko = 0;elseclko 0); ELSIF CLKEVENT AND CLK = 1 THEN IF EN = 1 THEN IF Q0); END IF; ELSE Q := Q ; END IF; END IF; IF Q = 0101 THEN COUT = 0; ELSE COUT = 1; END IF;DOUT0); ELSIF CLKEVENT AND CLK = 1 THEN IF EN = 1 THEN IF Q0); END IF; ELSE Q := Q ; END IF; END IF; IF Q = 1001 THEN COUT = 0; ELSE COUT = 1; END IF;DOUT= Q ;END PROCESS;END behav;十进制计数控制模块仿真十进制计数控制模块仿真结果

copyright@ 2008-2022 冰豆网网站版权所有

经营许可证编号:鄂ICP备2022015515号-1