《电子技术》实验课教学指导书Word下载.docx

1、与分立元件电路相比，混合集成电路具有组装密度大、可靠性高、电性能好。（4）集成电路分为小、中、大、超大规模集成电路。（从规模上分）小规模：含有逻辑门数为 110门；中规模：含有逻辑门数为 1099门；大规模：含有逻辑门数为 100999门；超大规模：含有逻辑门数为 1000 门以上。实验中用到的一些芯片是小规模的集成电路。（5）TTL电路（双极型）和 CMOS 电路（单极型）（从导电类型上分）TTL电路特点：驱动能力强，功耗大，工作电源为 5V；当输入端悬空时，输入为”1”态。（当输入端是高电平时可以悬空处理，仅适用于小规模集成电路，大规模集成电路输入端悬空时易受到干扰。）COMS 电路特点：

2、功耗小，驱动能力较小，工作电源为 318V，输入端不允许悬空。我们实验中用到的芯片是 TTL和 COMS 电路，用 5V的工作电源都可以满足。（6）集成电路（芯片）的一些常识 封装形式（管脚对外的样子）。常见的封装形式 DIP，PGA，BGA。DIP 双列直插式，适用于中小规模集成电路，PCB印刷电路板上常见；PGA插针网格阵列，我们的电脑中 CPU 能看到这种封装形式；BGA球形阵列，表面安装，提高了组装的密度。随着芯片集成度提高，封装技术也在不断改进。芯片管脚号码排列：芯片型号上的字头朝上，一般左边有个半圆形的缺口，缺口下面的管脚为 1号管脚，沿着逆时针方向，依次为 2、3、4如果是 14

3、管脚的芯片，下面一排管脚依次为 17号（从左往右），上面一排依次为 814 号（从右往左），如图 1-1 所示。图:1-1 芯片管脚图 型号命名规则（国内外常采用的）例如，SN74LS08N SN公司的字头（SN美国得克萨斯公司，MC 美国摩托罗拉公司，DM 美国国家半导体公司，HD日本日立公司。）74工作温度范围（74民用 0+70，54 军用-55+120）LS系列（LS 低功耗肖特基系列，是 TTL电路，HC 高速 COMS 电路，空白为标准系列）08品种代号（08表示两输入的与门）N封装形式（N 塑料双列直插，P 黑瓷双列直插，J 陶瓷双列直插）实验内容实验内容 1熟悉实验装置组成、各

4、部分功用及其使用的注意事项 2集成门电路逻辑功能的测试。（1）74LS08（与门）（2）74LS32（或门）（3）74LS04（非门）（4）74LS00（与非门）（5）74LS02（或非门）（6）74LS86（异或门）实验步骤实验步骤 1演示、讲解实验装置组成及其功用（1）实验台上有左右两种实验装置，左边是数字电路实验装置（实验用数电部分），右边是模拟电路实验装置。（2）空气开关（实验台的左侧面），有两个主要功能，短路保护（电源的火线和零线短接或是和地线短接时，空气开关跳开）；过载保护（流过的电流超过了额定值时，空气开关跳开）。（3）实验装置面板上有电源开关及保险，有相应的电压表指示，电源开关

5、控制着各套装置的工作电源及照明的工作电源。（4）直流稳压电源，分为 CMOS 电路电源和 TTL电路电源，其中 CMOS 电源是可调的，有 1.518V、1.530V两个，可根据需要进行调节。TTL电源是固定 5V，不可调。可调和固定的电源都有表头指示。（5）频率计，有内显和外测功能，闸门时间 0.01s、1s、10s 对应的是测频分辨率分别为 0.1kHz、1Hz、0.1Hz，实验中一般选 1s。（6）数字信号发生器，发出脉冲信号，有 CMOS 信号和 TTL信号，信号的频率根据使用要求选择按键，脉冲信号有幅值、频率调节旋钮，当旋钮拉出时可调整幅值或频率，旋钮推入时，信号的幅值和频率固定，幅

6、值大约 4.5V。信号分为连续脉冲和单脉冲，有 CMOS、TTL和单脉冲的输出端口。（7）逻辑状态测试，有 3种状态：高电平、低电平和过渡状态。用于检测CMOS、TTL电路输入、输出的逻辑状态。（8）面包板，用于设计电路临时搭接电路时使用，优点是简单、方便，缺点是元器件接触不良，易出故障，不可靠。（9）固定插座实验区，有 14、16、20脚固定插座，注意正确的插入方向，拔出时用起拔器等工具，不能用手抠，否则芯片的管脚易折断。（10）活动插座实验区，40脚，每个管脚都有 LED指示灯，以判断此管脚的高低电平。根据需要可以在固定和活动插座两个区上共同完成实验。（11）逻辑输入区，利用每一路上的开关

7、得到需要的高电平或低电平；逻辑指示区，把逻辑输出引入指示区的某一路，如果是高电平，那么指示灯亮，低电平时，指示灯不亮。2测试门电路的逻辑功能（1）根据 74LS08 的管脚图 1-2，选择一组门电路（1、2、3管脚），正确连接电路，改变输入信号（输入信号从实验装置上的逻辑电平输出接入，利用开关得到所需的高、低电平），观察输出（把输出信号接到逻辑电平输入，灯亮表示高电平，灯不亮表示低电平，但应注意指示灯是否正常），记录数据。1-2 74LS08 管脚图 图:1-3 74LS32 管脚图（2）或门，根据 74LS32 的管脚图 1-3，测试其逻辑功能，步骤同上步骤（1）。（3）非门，根据 74LS

8、04 的管脚图 1-4，测试其逻辑功能，步骤同上步骤（1）。1-4 74LS04 管脚图 图:1-5 74LS00 管脚图（4）依次测试与非门（74LS00）、或非门（74LS02）、异或门（74LS86）的测逻辑功能，步骤同上步骤（1）。注意事项注意事项 1注意实验装置及仪器的操作规程；2测试芯片功能前应熟悉芯片的管脚功能。实验二 组合逻辑电路的设计与测试 实验目的实验目的 1掌握组合逻辑电路的设计与功能测试 2熟悉全加器的逻辑功能 实验原理实验原理 1以三人表决器为例讲述组合逻辑电路的设计和实现方法（1）根据题意列出真值表 三个输入（0表示同意，1 表示不同意），一个输出（0表示通过，1表

9、示不通过），根据题意两人以上同意即可通过，那么得到下面的真值表：A B C Y 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 （2）根据真值表写出逻辑表达式 （3）根据逻辑表达式画出逻辑电路图 （4）选择芯片 上节课我们已经验证了常用的集成门电路的逻辑功能，异或门是 74LS86（1片），与非门是 74LS00，74LS00 上集成了 4 个与非门，所以选 1片即可。（5）根据逻辑电路图和相应芯片的管脚图，连接线路，然后测试其逻辑功能。2全加、半加的概念 只有两个同位位相加，得到的和为半加和，得到的进位为半加进位

10、。两个同位位和低进位相加，得到的和为全加和，得到的进位为全加进位。3用 74LS283 四位全加器集成芯片测试一位全加器的逻辑功能 根据 74LS283 的管脚图，集成了 4个全加器，第一个全加器（最低位）有两个同位端（A1，B1），低进位端（C0），没有进位输出端（C1），第二、第三个全加器只要同位端，都没有低进位端，也没有进位输出端，第四个全加器（最高位）有同位端，没有低进位端，但是有进位输出端（C4）。要测试一位全加器的逻辑功能，需要找到三个输入端和两个输出端。如果用第一个全加器来测试的话，需设计出一个进位输出端，实现方法如下：把 A2、A3、A4均接低电平，B2、B3、B4 均接高电平

11、，那么利用四位全加器的功能，C4 就可以表示C1。实验内容实验内容 1三人表决器的设计与功能测试 2半加器的设计与功能测试 3全加器（1位）的逻辑功能测试（74LS283）注意事项注意事项 1注意使用的芯片各管脚功能 2理解用全加器集成芯片 283测试一位全加器的逻辑功能的外部线路设计 实验三 编码-译码-显示电路 实验目的实验目的 1熟悉编码器和译码器的逻辑功能 2熟悉七段译码器、LED数码管 3熟悉编码-译码-显示电路的逻辑功能 实验原理及相关理论实验原理及相关理论 1编码器及其特点 什么是编码器？用文字、符号、数字表示特定对象的过程叫做编码。在数字电路中，用二进制数进行编码，可以用 n位

12、二进制数对 2n个信号进行编码，这是二进制编码器。编码器分为一般编码器和优先编码器。一般编码器的特点：在某一时刻只能对一个信号进行编码，并且不允许两个或两个以上的信号同时存在。优先编码器的特点：允许几个信号同时存在，但在某一时刻只对优先级别最高的信号进行编码，对优先级别低的不予理睬。优先编码器更具有实际意义，因为我们在实际应用中的信号是有轻重缓急之分的。2常用的两种优先编码器 74LS148（8线-3线编码）和 74LS147（10 线-4线编码器）以下介绍的各图不是芯片的管脚图，为示意图。74LS148 有 8 个输入端，3 个输出端，输出为 8421二进制代码。I7 信号优先级别最高，I0

13、 的优先级别最低。为选通输入端，0时允许编码。、为级联时使用，用两片 74LS148 可以构成 16线-4线的编码器。我们以一个编码的例子说明 74LS148 的编码功能，如果 I1 信号有效（低电平），I2I7 均为高电平（如果有低电平不能对 I1 编码，优先级别高的编码），那么对 I1信号进行编码，输出为 110，因为输入信号和输出信号都是反变量。74LS147 的编码功能和 148基本一样，如果 I1 信号有效，那么输出为 1110，因为输入、输出信号都是反变量。需要注意的是，147 的 I0信号没有使用，当 I1I9 信号都无效时，对 I0信号进行编码。NC（没有和内部连接）。3译码器

14、的概念 什么译码？译码是编码的逆过程，把代码状态的特定含义“翻译”出来的过程叫做译码，完成译码操作的电路叫做译码器。4介绍 3线-8线和 4 线-10线译码器 74LS138 有三个输入端，为 8421代码，8个输出端（低电平有效）。、和 为控制端，当 S1=1，S2和 S3=0 时，允许译码。两片 138级联可以构成 4线-16线译码器。举一个译码的例子说明 138的译码功能，如果输入代码是 001，那么 Y1信号有效，为低电平，其它输出均为高电平，这就是 138 的译码功能。74LS42 是 4 线-10 线译码器，如果输入是 0001 代码，那么输出信号 Y1有效，为低电平，其它均为高电

15、平。5驱动器及 LED显示器件 LED数码管是常用的显示器件，价格较便宜。下面是数码管的外型：每一段都是一个发光二极管，相应的字段亮起来可以显示字型。LED 数码管分为共阴极数码管和共阳极数码管，它们的内部结构是这样的：共阴极数码管 共阳极数码管 各个发光二极管的负极一起接入电源的负极就构成了共阴极数码管。那么如果要想让某一位点亮，需要接入高电平，因此共阴极数码管是高电平驱动有效。把发光二极管的正极一起接入电源的正极就构成了共阳极数码管。那么如果要想让某一位点亮，需要接入低电平，因此共阳极数码管是低电平驱动有效。实验中用的是共阴极数码管。译码/驱动器 CC4511，具有译码和驱动功能。输入为

16、8421码，输出为能驱动显示某字型的一组高低电平，LP、BT、LE为控制端。仍以举例来说明 CC4511 的译码和驱动功能，如果输入为 0001代码，那么输出端，b、c为高电平，其它均为低电平，那么数码管应该显示“1”字型，这就是 CC4511的译码驱动功能。实验内容实验内容 1测试编码器的逻辑功能 按照 74LS148 和 74LS147 的管脚图连接线路，测试其逻辑功能。2测试译码器的逻辑功能 按照 74LS138 和 74LS42 的管脚图连接线路，测试其逻辑功能。3验证编码-译码-显示电路的逻辑功能 实验中的编码-译码-显示线路，由 74LS147 编码器、CC4511 译码/驱动器和

17、 LED数码管组成。需说明一下，我们的实验台上 CC4511 和数码管之间的连接已经完成了，只需要接入+5V的电源，那么我们的编码-译码-显示电路只需要把 147编码器接入电路。注意，147的输出是低电平有效，而 CC4511 的输入是高电平有效，两个逻辑不一致，因此，147和 CC4511 之间应引入一个非门，注意低位和低位对应。注意事项注意事项 1注意编码器和译码器的控制端 2注意输入信号的顺序接入 实验四实验四 触发器的测试及研究触发器的测试及研究 实验目的实验目的 1熟悉触发器的工作原理 2验证触发器的逻辑功能 实验原理及相关理论实验原理及相关理论 1触发器及其分类 触发器是一种具有记

18、忆功能的存储器件。按照电路结构和工作特点的不同，触发器分为基本 RS 触发器、同步触发器、主从触发器和边沿触发器。从基本 RS 触发器到边沿触发器，它们的功能不断地在完善，抗干扰能力不断在增强。下面我们来一一了解它们。2基本 RS 触发器 这是由与非门构成的基本 RS 触发器，两个输入、，两个输出、，它们的状态是互补的，如果 是 1，应该是 0。根据与非门的特点，有一个输入低电平，输出就是高电平，那么、端都是 0时，两个输出都是 1，这是不允许的，也是我们不希望出现的，会出现竞态现象。我们来看一下它正常工作时的逻辑功能：（1）0，1时，输出为 1 态；（2）1，0时，输出为 0 态；（3）1，

19、1时，输出保持原来的状态。（这就是触发器的记忆功能）那么触发器电路的输出和输入信号有关，还和原来的输出状态有关，这是组合逻辑电路有区别的地方。组合逻辑电路，它的输出只和输入有关。我们来看一下基本 RS触发器的工作特点：它的输出直接受输入的影响，有什么输入会产生相应的输出，那么有干扰信号进来，也对输出产生影响，所以它的抗干扰性能很差。另外，由于输入直接影响输出，不便于控制多个触发器同步工作，因为我们的输入信号常常不是同步的。基于这些缺点，出现了同步触发器。3同步触发器 这是由基本 RS 触发器构成的同步 RS 触发器，它的特点呢是引入了一个时钟信号，在 CP=0 期间，3门、4门被封锁，输入信号

20、不能进来，输出无变化；当 CP1时，3门、4 门被打开，输入信号有效，输出根据输入而变化。由于有了时钟信号的控制，可以实现多个触发器同步工作了，性能上提高了。同时，CP=0 期间不接收信号，抗干扰能力也有所提高，但由于 CP1期间输出受输入信号的直接控制，它的抗干扰能力有待于进一步提高。还有，RS 触发器存在 RS 之间的约束问题，限制了它的使用。RS 之间的约束问题可以用同步 D触发器解决，在 S、R 输入之间加上一个非门，就是同步 D触发器了。但是它的抗干扰能力和基本 RS 触发器一样。基于这些缺点又出现了主从触发器。4主从触发器 这是由同步 RS 触发器构成的主从 RS 触发器，来看看它

21、是如何工作的。在 CP1 期间，3 门、4门被封锁，从触发器输出不变，7 门、8门被打开，主触发器接收信号；当 CP的下降沿到来时，7门、8门被封锁，接收信号被锁存，同时 3门、4门被打开，接收信号被送入从触发器，从而输出会产生相应的变化。由于 CP1 期间只接收信号，在 CP 下降沿来的时候信号被送入从触发器对输出产生影响，那么只要在 CP 下降沿来的时候，输入信号稳定，输出就是可靠的，所以它的抗干扰能力较强。但是，主从 RS 触发器仍存在 RS 之间的约束问题。解决 RS 之间的约束问题可以用主从 JK触发器，只需要在主从 RS 触发器电路上做些改动，把输出 引入 8门，把输出端 引入 7

22、门，就变成主从 JK触发器了。主从 JK触发器解决了 RS 之间的约束问题，但新的问题又产生了，主从 JK触发器存在一次变化问题。什么是一次变化问题？我们来回忆一下：假如 CP0时，这时 CP 从 0跳变到 1，3门和 4门被封锁，输出保持不变，7门和 8门打开，主触发器接收输入信号，8门被 封锁，信号只能从 7门进，这时如果主触发器的输出从 0跳变到 1 的话，就不会再变化了，除非等到下次 CP=1 期间。如果这是干扰信号的话，当 CP 下降沿到来时就被送入从触发器，从而影响输出的变化。因此，它的抗干扰能力需要进一步提高。基于这些缺点，出现了边沿触发器。5.边沿触发器 边沿触发器的电路结构形

23、式较多，我们以同步 D触发器级联构成的为例来介绍。这是同步 D触发器级联构成的边沿 D触发器，在 CP=1 期间，3门和 4门被封锁，输出保持不变，7门和 8 门打开接收信号，主触发器的输出跟随 D的变化，但不锁存；当 CP 下降沿到来时，7 门和 8门被封锁，信号被锁存，同时 3 门和 4门打开，信号从主触发器送入从触发器，从而输出跟随信号变化。因此，只要在下降沿时刻输入信号保持稳定，触发器的输出就是可靠的，其它时刻的干扰信号不会影响输出，它的抗干扰能力强。边沿 D触发器是单端输入情况下性能较好的触发器。边沿 D触发器仅有置 1和置 0功能，在某些情况下，使用有些不便。在边沿 D触发器电路的

24、基础上，经过简单改造可以变成边沿 JK触发器。边沿 JK触发器的工作原理和边沿 D触发器一样，在 CP=1 期间接收信号，在 CP下降沿来时，信号被锁存并送入从触发器，从而产生相应的输出。边沿 JK触发器具有置 1、置 0、保持、翻转四种功能，功能比较全。它是输入信号为双输入时较好的触发器。实验内容实验内容 1测试基本 RS 触发器的逻辑功能；（由两片 74LS00 组成）2测试边沿 D触发器的逻辑功能；（74LS74）3测试边沿 JK触发器的逻辑功能。（74LS112）注意事项注意事项 1实验都在固定插座区做，注意芯片插入和拔出时的正确方法。2脉冲信号线的使用，黑线接电源工作地线，红线接触发

25、器的 CP端。实验五实验五 时序电路的测试与研究时序电路的测试与研究 实验目的实验目的 1熟悉时序电路分析设计及测试方法；2训练复杂电路的实验技能 实验原理及相关理论实验原理及相关理论 1边沿触发器的逻辑功能 边沿 D触发器：包含有异步 RS 触发器，当异步置位端起作用时，输出受异步置位端的控制，和输入信号 D无关，当异步置位端无效时，输出跟随 D的变化，当然应满足上升沿的要求，边沿 D触发器有置 1、置 0 功能。边沿 JK触发器：包含有异步 RS 触发器，异步置位端起作用时，输出受异步置位端的控制，当异步置位端无效时，输出根据 J、K信号变化，也应满足下降沿的要求，边沿 JK触发器有置 1

26、、置 0、保持、翻转功能，翻转功能是在 J=1和 K=1 的情况下下降沿到来时实现的。2异步二进制加计数器 这是由 4个边沿 JK 触发器构成的异步二进制加计数器，利用了边沿 JK触发器的翻转功能。74LS112 上集成了 2个边沿 JK触发器，所以用了 2 片 112。74LS112 是TTL电路，输入端悬空时为“1”态，那么 J、K端都是 1态，异步置位端 S、R 也是 1态，当输出需要清零时，R 端接 0，正常工作时，R 端接 1或悬空。最前面触发器的输出是最低位，最后面的输出是最高位，。前一位的输出是后一位的 CP 时钟信号，最前面触发器的 CP 端接的是 1Hz 的TTL连续脉冲信号

27、，1Hz 的 TTL连续脉冲信号用我们实验装置上的信号发生器产生，可选择 10Hz 频率的量程，然后把调频旋钮拉出，逆时针调至 1Hz。我们来看一下它的时序图。这个电路有自启动能力，我们来看一下 Q4Q3Q2Q1 的状态图：0000 0001 0010 1111 实现了从 0000到 1111 的 16种状态的加计数。在加计数电路的基础做些简单的改动，可以变成减计数器，我们理论课上已推导出减计数的方程，只需要把输出从 端引出即可。3移位寄存器 ，前一位的输出接后一位的输入，CP 接 1Hz的脉冲信号，R 为异步置位端，R0时，Q1Q4清零，正常工作时，R=1，CP 上升沿时输出跟随 D变化。这

28、个电路没有自启动能力，当输出为 0000 或 1111 时，进入死循环。因此电路工作需要人工触发。我们可以把 4Q和 1D 之间断开，那么 1D悬空，为 1态，CP 端输入一个脉冲，当CP 上升沿时，1Q为 1态，这时把 4Q和 1D 之间重新连接，我们来看一下电路的输出状态图。Q1Q2Q3Q4的状态图为：0000到 1000 这个过程就是触发过程，触发后，“1”信号依次右移实现了移位寄存器的功能。同理，我们可以把 4Q和 1D之间断开，从 CP 端输入 2个或 3个脉冲信号，然后使其闭合，那么可以看到 2个“1”或是 3个“1”信号依次右移的现象。实验内容实验内容 1异步二进制加计数器的测试

29、（74LS112）2异步二进制减计数器的测试（74LS112）3移位寄存器的测试（74LS175）注意事项注意事项 这次实验需要考虑的因素比较多，比如连续脉冲信号的引入，输入端需要接高电平时的悬空，导线较多注意它们的可靠性，人工触发的方法等等。所以，在实验中需要细心和耐心，才能把线路调试通过。实验六 555时基电路研究及应用 实验目的实验目的 1熟悉 555时基电路工作原理和功能测试方法 2了解 555时基电路的应用 实验原理及相关理论实验原理及相关理论 1555时基电路及其应用 555时基电路外围配上一些阻容元件，可以构成各种脉冲电路，可以为各种时序电路提供时钟信号。2555时基电路工作原理 555时基电路由分压器、两个电压比较器，基本 RS 触发器和三极管、缓冲器组成。分压器是由 3个 5k的电阻构成，这也是“555”的得名，由于