北京科技大学869计算机组成原理历年考研真题汇编附答案47pWord格式.docx

1、9中断周期前的 CPU 工作周期是_，中断周期后的 CPU工作周期是_。10移码表示法主要用于表示_，以利于在加减运算的_操作中比较大小。11某机指令字长 24位，定长操作码，共能完成 129种操作，采用单地址格式可直接寻址的范围是_，采用二地址格式指令，可直接寻址范围是_。12用 74181和 74182 组成 64位多重进位运算器，则需_片 74181 和_片 74182。13寄存器间接寻址方式中，操作数存放在_，寄存器中存放的是_。14CPU 从_取出一条指令并执行这条指令的时间称为_。15微程序中的微指令是指_。16当前正在执行的指令保存在 CPU的_寄存器中，运算结果如溢出、为负、为

2、零等状态标志保存在 CPU 的_寄存器中。17设相对寻址的转移指令占两个字节,第一字节是操作码，第二字节是用补码表示的相对位移量，若转移指令地址为 200aH，要求转移到 2002H，则该转移指令第二字节内容为_。18为运算器构造的简单性，运算方法中常采用_加减法、_乘除法或补码乘除法。19组合逻辑控制器的基本思想是：某一微操作控制信号是_译码输出，_信号和各种状态信号的逻辑函数。20组合逻辑控制器所采用的三级时序是指_、_和脉冲等三级。二、选择（满分 30 分，每题 1 分）1一个 8位的二进制整数，若采用补码表示，且由 3个“1”和 5个“0”组成，则最小值为_。A-127 B-32 C-

3、125 D-3 2下列数中最大的数是_。2B（227）8C（98）16D（152）10 3若浮点数用补码表示，则判断运算结果是否为规格化数的方法是_。A阶符与数符相同为规格化数 B阶符与数符相异为规格化数 C数符与尾数小数点后第一位数字相异为规格化数 D数符与尾数小数点后第一位数字相同为规格化数 4假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是_。5计算机的存储器采用分级方式是为了_。A减少主机箱的体积 B解决容量、速度、价格三者之间的矛盾 C存储大量数据方便 D操作方便 6下面所述不正确的是_。ARAM可随机存取信息，掉电后信息丢失 B访问 RAM时，访问时间与单元的物理

4、位置无关 C内存中存储的信息均是不可改变的 D随机存储器和只读存储器可统一编址 7某计算机字长 32 位，存储容量为 4MB，若按半字编址，它的寻址范围是_。A4M B3M C2M D1M 8在定点二进制运算器中，减法运算一般通过_来实现。A原码运算的二进制减法器 B补码运算的二进制减法器 C补码运算的十进制加法器 D补码运算的二进制加法器 9在向下生成的堆栈中，如果入栈指令 PUSHX 的操作定义为：SP（SP）+1，M（SP）M（X），则出栈指令 POPX 应定义为_。ASP（SP）-1，M（X）M（SP）BSP（SP）+1，M（X）M（SP）CM（X）M（SP），SP（SP）-1 DM（

5、X）M（SP），SP（SP）+1 10以下四种类型指令中，执行时间最长的是_。ARR 型 BRS 型 CSS 型 DSR 型 11微程序控制器中，机器指令与微指令的关系是_。A每一条机器指令由一条微指令来执行 B每一条机器指令由一段微指令编写的微程序来解释执行 C每一条机器指令组成的程序可由一条微指令来执行 D一条微指令由若干条机器指令组成 12从控制存储器中读取一条微指令并执行相应操作的时间叫_ ACPU 周期 B微周期 C时钟周期 D机器周期 13挂接在总线上的多个部件_。A只能分时向总线发送数据，并只能分时从总线接收数据 B只能分时向总线发送数据，但可同时从总线接收数据 C可同时向总线发

6、送数据，并同时从总线接收数据 D可同时向总线发送数据，但只能分时从总线接收数据 14单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用_。A堆栈寻址方式 B立即寻址方式 C隐含寻址方式 D间接寻址方式 15同步控制是_。A只适用于 CPU 控制的方式 B只适用于外围设备控制的方式 C由统一时序信号控制的方式 D所有指令执行时间都相同的方式 16为了便于实现多级中断，保存现场信息最有效的办法是采用_。A通用寄存器 B堆栈_ C存储器_ D外存 17下面浮点运算器的描述中正确的句子是：_。A尾数部件只进行乘法和除法运算 B阶码部件可实现加、减、乘、除四种运算 C阶码部

7、件只进行阶码相加、相减和比较操作 D尾数部件只进行乘法和减法运算 18在定点数运算中产生溢出的原因是_。A运算过程中最高位产生了进位或借位 B参加运算的操作数超出了机器表示的范围 C寄存器的位数太少，不得不舍弃最低有效位 D运算的结果超出了机器的表示范围 19在浮点数加减法的对阶过程中，_。A将被加（减）数的阶码向加（减）数的阶码看齐 B将加（减）数的阶码向被加（减）数的阶码看齐 C将较大的阶码向较小的阶码看齐 D将较小的阶码向较大的阶码看齐 20四片 74181和 1 片 74812器件相配合，具有如下进位传递功能_。A串行进位 B组内先行进位，组间先行进位 C组内先行进位，组间串行进位 D

8、组内串行进位，组间先行进位 21指令系统采用不同寻址方式的目的是_。A实现存贮程序和程序控制。B缩短指令长度，扩大寻址空间，提高编程灵活性。C可直接访问外存。D提供扩展操作码的可能并降低指令译码的难度。22系统总线地址的功能是_。A选择主存单元地址 B选择进行信息传输的设备 C选择外存地址 D指定主存和 I/O 设备接口电路的地址 23算术右移指令执行的操作是_。A符号位填 0，并顺次右移 1 位，最低位移至进位标志位 B符号位不变，并顺次右移 1位，最低位移至进位标志位 C进位标志位移至符号位，顺次右移 1位，最低位移至进位标志位 D符号位填 1，并顺次右移 1 位，最低位移至进位标志位 2

9、4某寄存器中的值有时是地址，因此只有计算机的_才能识别它。A译码器_ B判断程序_ C指令_ D时序信号 25在虚拟存贮器中，当程序正在执行时，由_完成地址映射。A程序员 B编译器 C装入程序 D操作系统 26周期挪用方式常用于_方式的输入/输出中。ADMA_ B中断_ C程序传送 D通道 27至今为止，计算机中的所有信息仍以二进制方式表示的理由是_。A节约元件 B运算速度快 C物理器件的性能决定 D信息处理方便 28下列叙述中正确的是_。A只有 I/O指令可以访问 I/O设备。B在统一编址下，不能直接访问 I/O设备。C访问存储器的指令一定不能访问 I/O设备。D在具有专门 I/O 指令的计

10、算机中，I/O设备才可以单独编址。29在各种 I/O方式中，中断方式的特点是_。ACPU 与外设串行工作，传送与主程序串行工作。BCPU 与外设并行工作，传送与主程序串行工作。CCPU与外设串行工作，传送与主程序并行工作。DCPU 与外设并行工作，传送与主程序并行工作。30某计算机的控制器采用微程序控制方式，微指令中的操作控制字段采用分段直接编码法，共有 26个微命令，构成 4个互斥类，分别包含 3、5、12 和 6个微命令，则操作控制字段至少有_位。A4 B12 C15 D26 三、简答题（满分 30分，每题 5分）1什么是软件与硬件的逻辑等效性，并举出两个实例。2画出微程序控制器的构成框图

11、，并说明各部分的功能。3某四位加法器的四位进位信号分别为 C4、C3、C2、C1，低位来的信号为 C0，请分别按下述两种方式写出 C4、C3、C2、C1的逻辑表达式。（1）串行进位方式_（2）并行进位方式 4当指令系统和数据通路结构确定后，给出组合逻辑控制器的设计步骤。比较组合逻辑控制器和微程序控制器的特点。5以打印机输出为例说明中断的全过程，并比较中断方式和 DMA方式的特点。6比较 Cache和虚拟存储器，说明它们的相似点与不同。四、综合题（共 50 分）1（6分）（1）定点补码加减运算溢出判断的三种方法是什么？分别列出逻辑表达式并加以说明。（2）已知机器字长 8位，x=-00111100

12、，y=+01100100，求x补，-x补，y补，-y补，x+y=？，x-y=？要求给出运算器的计算过程，并用溢出判别方法判断结果是否溢出。2（4分）已知 X=01010,Y=-01101,用原码一位乘法计算 X*Y=？其中寄存器、加法器的宽度均为 4位，要求写出详细计算过程与说明。解:X原=_ Y原=X*Y原=X*Y=实现的具体过程：C（进位触发器）P（部分积 寄存器）Y（除数 寄存器）说明 3（6分）已知 X=-00110101 211，Y=01100100 2-11（此处数均为二进制）。浮点数阶码用 4 位移码，尾数用 8位补码表示（含符号位），（1）写出 X，Y的浮点数表示（要求格式：数

13、符阶码尾数）。（2）计算 X+Y，要求给出运算过程（舍入采用 0 舍 1入法）。（3）如何判断浮点补码加减运算是否溢出?并说明发生溢出时如何处理？并判断上述运算结果是否溢出。4（7分）有一个全相联 Cache系统，Cache由 8个块构成，CPU 送出的主存地址流序列分别为：14、18、14、18、8、4、8、10，求（1）每次访问后，Cache的地址分配情况。（2）当 Cache的容量换成 4 个块，地址流为 6、15、6、13、11、10、8、7时，求采用先进先出替换算法的相应地址分配和操作。5（3 分）设指令字长为 16位,每个操作数的地址码为 6 位,指令有零地址、一地址、二地址 3种

14、格式。（1）设指令系统的操作码长度和位置固定，若零地址指令有 M 种，一地址指令有 N种，则二地址指令最多有几种？（2）采用扩展操作码技术，二地址指令最多有几种？（3）采用扩展操作码技术，若二地址指令有 P 条，零地址指令有 Q 条，则一地址指令最多有几种？6（6分）设某机存储字长、指令字长和机器字长均相等，该机的指令格式如下：其中，A为形式地址，补码表示（包括一位符号位）；M 为寻址方式，M=0立即寻址；M=1直接寻址（此时 A视为无符号数）；M=2间接寻址（此时 A视为无符号数）；M=3变址寻址（A 为位移量，变址寄存器为 Rx）；M=4相对寻址。求：（1）该指令格式能定义多少种不同的操作

15、？立即寻址操作数的范围是多少？（2）写出各种寻址方式（M=1、2、3、4）计算有效地址的表达式。（3）当 M=1、2、4 时，能访问的最大主存空间为多少机器字?7（8分）某半导体存储器容量 4K 8 位。其中固化区 2K 8 位（低地址），用1K 8位的 EPROM 芯片组成；随机读写区 2K 8 位（高地址），由 2K 4 位的 SRAM芯片组成。地址总线 A11A0，双向数据总线 D7D0，控制读写。试问：（1）数据缓冲寄存器多少位？地址寄存器多少位？（2）二种芯片各需多少片？求每片芯片的片选逻辑式与地址分配完成下表。（3）设计并完成该存储器逻辑图，注明芯片与地址总线、数据总线和 信号线的

16、联结，并实现片选逻辑。芯片 编号 芯片 类型 芯片 容量 芯片 地址 片选逻辑 表达式 地址范围 1 EPROM 1K A9A0 CS1=2 CS2=3 CS3=4 CS4=逻辑图：8（10分）某计算机的数据通路如下图所示，其中 M主存，MBR主存数据寄存器，MAR主存地址寄存器，R0R3通用寄存器，IR指令寄存器，PC程序计数器（具有自增能力），C、D暂存器，ALU算术逻辑单元，移位器左移、右移、直通传送。所有双向箭头表示信息可以双向传送。请按数据通路图画出下列指令的指令周期流程图：（1）MOVR1，-（R2），指令功能是（R2）-1R2，（R2）R1。（2）ADD（R1），（R2）+，指令

17、功能是（R1）+（R2）（R1），（R2）+1R2。_ 2013 年北京科技大学 869 计算机组成原理考研真题 试题编号：一、选择（满分 20 分，每题 1 分）1计算机中采用补码运算的目的是为了（）A与手工运算方式保持一致 B提高运算速度 C简化计算机的设计 D提高运算的精度 2下列叙述中，不正确的是（）A串行加法器位数越多加法时间越长 B超前进位加法器位数越多高位电路越复杂 C串行加法器比超前进位加法器的加法时间长的原因是串行加法器进位串行传递（D）串行加法器比超前进位加法器的加法时间长的原因是串行加法器高位电路复杂 3IEEE754的浮点数 C1E00000hex 代表的真实数值是（）

18、A-70_ B-280 C-140_ D140 4关于海明校验码的说法中，正确的是（）A只能检测出一位出错 B能检测出两位同时出错 C不能指出哪一位出错 D能纠正两位错误 5以下几种存储器中，存取速度最快的是（）ACache_ B寄存器 C内存_ D闪存 6关于 DRAM刷新的说法中，错误的是（）A刷新是通过对存储单元进行“读但不输出数据”的操作来实现的 B刷新时指对 DRAM 中的存储电容重新充电 C由于 DRAM 内部设有专门的刷新电路，所以访存期间允许刷新 D刷新是按行进行的 7在程序的执行过程中，Cache与主存的地址映射是由（）A操作系统来管理的 B硬件自动完成的 C硬件和软件共同完

19、成的 D编译器和程序员调度的 8当访问 Cache系统失效时，通常不仅主存向 CPU传送信息，同时还需要将信息写入 Cache，在此过程中传送和写入的信息数据宽度各为（）A字，块_ B字，字 C块，页_ D块，块 9关于 Cache的说法中，正确的是（）ACache的容量与主存容量的差距越大越好 B采用直接映像时，Cache无需考虑替换问题 C采用直接映像时，一般用最近最少使用替换算法 D如果采用最优替换算法，则 Cache的命中率可达到 100%10存储中，信息按对齐方式存储（整数边界方式存储）的含义是（）A信息的字节长度必须是整数 B信息单元的字节长度必须是整数 C信息单元的存储地址必须是

20、整数 D信息单元的存储地址是其节长度的整数倍 11虚拟存储器中关于页表、快表和慢表叙述中正确的是（）A快表与慢表都存储在主存中，但快表比慢表容量小 B快表采用了优化搜索算法，因此查找速度快 C快表采用高速存储器件组成，按查找内容访问，因此比慢表查找速度快 D快表比慢表命中率高，可以得到更多的搜索结果 12虚拟存储器不能解决的问题是（）A存储系统成本高 B编程空间受限 C访问速度慢 D程序空间到物理空间的转换 13若指令中地址码给出的是操作数有效地址，这种寻址方式为（）A立即寻址 B直接寻址 C间接寻址 D相对寻址 14计算机指令中要用到的操作数一般可来自（）部件 A通用寄存器 B内存存储单元

21、C外设接口中的寄存器 D以上三种均可以 15CPU 功能不包括（）A执行指令 B执行子程序调用 C执行 DMA操作 D检测并响应中断 16在计算机中，存放微指令的控制存储器隶属于（）A外存 B高速缓存 C内存 DCPU 17在一个微指令周期中（）A只能执行一个微操作 B能顺序执行多个微操作 C能并行执行多个互斥微操作 D能并行执行多个相容微操作 18下列说法正确的是（）A取指周期一定等于机器周期 B指令字长等于存储字长的前提下，取指周期等于机器周期 C指令字长等于机器字长的前提下，取指周期等于机器周期 D取指周期与机器周期没有必然的联系 19采用 DMA方式传送数据时，每传送一个数据就要占用一

22、个（）A指令周期 B中断周期 C存储周期 D节拍周期 20对于单重中断处理过程，说法不正确的是（）A中断请求是中断源发出并送给 CPU 的控制信号 BCPU 在每个机器周期后要检查是否有中断请求 C开中断是为了 CPU能相应嵌套的中断请求 D在进入中断设备服务程序之前不需要开中断 二、填空（满分 40 分，每题 2 分）1某机器字长 32 位，其中一位符号位，定点小数补码最大数_最小数为_ 2若定点整数 64 位，含一位符号位，补码表示，则所能表示的绝对值最大的负数为_ _ 4某存储系统中，主存容量是 Cache容量的 1024倍，Cache被分为 8个块，当主存地址和 Cache 地址采用直

23、接映像方式时，地址映射表的大小为_（假设不考虑一致维护位）5一个带有 Cache 的计算机系统中，Cache的容量为 256KB，主存的容量为1024MB，则 Cache-主存层次的等效容量为_ 6在页面尺寸为 4KB 的页式存储管理中，页表中的内容依次是 2、5、6、8、7、11，则物理地址 32773 对应的逻辑地址为_ 7设相对寻址的转移指令占两个字节第一字节是操作码，第二字节是用补码表示的相对位移量，若转移指令地址为 2008H，要求转移到 2002H，则该转移指令第二字节内容为_ 8一个五级流水线处理器，连续向此流水线输入 100 条指令，如不考虑冲突情况，在第 78个时钟周期结束时

24、，共执行完的指令条数为_条 9设指令字长 16 位，采用扩展操作码，操作数地址需 4位，该指令系统已有三地址指令 X条，二地址指令 Y条，无零地址指令，则一地址指令最多 _ 10假设某计算机共有 256个微命令，如果采用字段直接编码法，若 4位为一个段，共需_段，操作控制字段需_位 11提高加法器运算速度的关键是_ 12减法可以和加法使用同一部件的关键是_ 13在指令格式设计中，采用扩展操作码技术的目的是：14在浮点数表示方法中，阶码表示_,阶码位数越多，该浮点数表示的_越大。15采用数据校验码的目的是_。16常用的数据校验码有奇偶校验码、_和_ 17影响流水线性能的主要因素有_ 18中断响应

25、过程中，保护程序计数器 PC的作用是_ 19构成控制信号序列的最小单位是_ 20在机器码中，零的表示唯一的码是_和_ 三、简答题（满分 30分，每题 6分）1溢出检测是处理器设计必须考虑的问题，请简述加/减法运算器的溢出检测方法，并给出示意电路图。2简述加法运算器中快速进位链的作用及其实现原理 3简述局部性原理，并给出一个程序执行中符合某种局部性原理的例子。4简述层次存储系统中快表的组成及作用 5简述中断屏蔽字的作用 四、综合题（共 40 分）已知 X=00110001 211，Y=01100110 2-10（此处数均为二进制）。浮点数阶码用 4位移码，尾数用 8 位补码表示（含符号位）（8分

26、）写出 X，Y的浮点数表示（要求格式：数符阶码尾数）计算 X+Y要求给出运算过程（舍入采用 0 舍 1入法），并判断是否溢出 2请写出“1位 Booth 乘法”6x7=42 的详细执行过程。其中乘法器宽度为 4 位，要求按照：执行周期、被乘数、部分积格式写出执行过程;并画出电路示意图（8分）3有一个全相联 Cache系统，Cache由 4个块构成，CPU送出的主存地址流序列为：2，12，9，12，2，8，7，5分别给出先进先出替换算法和最近最少使用替换算法的相应地址分配和操作。（8分）_先进先出替换算法 最近最少使用替换算法 设有一台计算机，其指令长度为 16位，指令格式如下：该指令的功能是（

27、R）（R）OP（M/D）其中 OP 为操作码，占 5 位；第一操作数 R 为寄存器直接寻址，第二操作数由 M和 D共同决定寻址方式（M 为寻址方式，D为形式地址）且规定如下：M000，为立即寻址，D为立即数；M001，为相对寻址，D为位移量；M010，为基址寻址，D为位移量；M011，为寄存器间接寻址，D为寄存器号；假定要执行的指令为加法指令（ADD），存放在 002000单元中，D 的值为 02，该指令执行前存储器内容如图 1所示；通用寄存器组、变址寄存器和基址寄存器内容如图 2 所示。问：当 M 分别为以下几种情况时，该指令执行后，结果是什么？（要求写出计算过程）（8分）（1）当 M000

28、 时，结果是什么？放在哪个寄存器中？（2）当 M001 时，结果是什么？（3）当 M010 时，结果是什么？（4）当 M011 时，结果是什么？图 1存储器内容 图 2寄存器内容 5用增量方式和断定方式结合法为下图所示的微指令序列安排微地址。（8 分）要求：给出微指令格式并指出微地址至少多少位？给出转移控制条件定义 给出具体微指令的微地址安排 五、设计题（共 20 分）某计算机机器字长为 8位，系统通用寄存器 2个。指令采用变长指令格式，指令长为 12字（816位），其中第一字为操作码和寻址特征，第二字为立即数（Imm）或偏移量，指令第一字的位 1为指令长度标识，位 1内容为 0表示单字长指令

29、，位 1内容为 1表示双字长指令（如图 1 所示）。图 1指令格式指令长度 现有二操作数指令三条，操作数寻址定义见图 2。其中第 2 位为第一操作数，来源于通用寄存器，内容为 0表示 R0；内容为 1表示 R1；第 0,1位表示第二操作数，寻址编码见表 1；第 3位表示目的操作数，内容为 0 表示结果存在第一操作数位置，内容为1 表示结果存在第二操作数位置。图 2指令格式操作数定义 表 1 寻址方式编码 系统部分数据通路结构如图 3所示，在图 3 中所用控制信号为 1时表示有效，为 0时表示无效。图 3数据通路 现有三条指令：（1）（2）（3）请分别给出此三条指令的指令流程，并画出能执行此三条指令的控制信号状态转换图。