波形发生器的电路方案设计书Word文档下载推荐.docx

1、关键词波形发生器；现场可编程门阵列；直接数字频率合成AbstratAccording to modern electronic systems for signal source frequency stability, accuracy and resolution of increasingly high demands, also have a wave in order to facilitate smooth any waveform, frequency stability, this article provides you with anarbitrary waveform g

2、enerator design. Combination of direct digital frequency synthesizer （DDS） the advantages of using programmable FPGA chip and solution features easy changes,proposed a design based on FPGA and arbitrary waveform generator based on DDS technology programmer. VHDL （using top-down design problems of th

3、e design of multifunction digital waveform generator） and schematic capture,Quartus II implements the integrated design, simulation platform. Through experiments, we can see, using the method output waveforms of arbitrary waveform generator and the design of tradition than waveform generator, smooth

4、, glitch-free, with waveform wave high stability, and high frequency stability and resolution of many benefits. And the waveform generator circuit is simple, easy to program, the resulting wave with phase noise, low step frequency, output level resolution and phase adjustment and other benefits.Keyw

5、ordswaveform generator。 field programmable gate arrays。 directdigital frequency synthesis摘要 IIIAbstract第一章绪论 11.1研究背景 11. 2目的意义 11.3国内外研究现状 21.3.1外研究现状 错误！未定义书签。1.3.2内研究现状 错误！1.4国内外研究发展趋势 错误！1.5论文内容及安排 2第二章数字密码锁的基本原理 22.1设计原理 22.1.1密码锁设计总体框架 错误！2.1.2密码总量的确定 错误！2.1.3密码制式的选择 错误！2.2 密码锁的结构体 错误！2.2.1分频模

6、块 错误！2.2.2盘模块 错误！2.2.3信号控制处理模块 错误！2.2.4显示模块 错误！2.3 本章小结： 错误！ 第三章基于 FPGA 的设计及 VHDL 语言介绍 33.1FPGA开发简介及发展33.1.1FPGA设计方法及流程33.1.2发展趋势 43.1.3发展特点 43.2硬件描述语言简介 53.3本章小结 7第四章QUARTUS U系统环境下FPGA数字密码锁的仿真及分析84.1QUARTUS U 简介 84.2程序仿真及分析 94.3本章小结 错误！结论 9参考文献 10附录一 10致谢 11第一章 绪论1.1研究背景FPGA（Field Programmable Gate

7、 Array）即现场可编程门阵列，属于可编程逻辑器件 的一种，是目前广泛采用的一种可编程器件，它的应用不仅使数字电路系统的设计非 常方便，并且还大大缩短了系统研制的周期，缩小了数字电路系统的体积，而且其时 钟频率已可达到几百兆赫兹，加上它的灵活性和高可贵性，非常实用与波形发生器的 数字电路部分。可编程逻辑器件（Programmable Logic Device, PLD）起源于20世纪70年代，是在 专用集成电路的基础上发展起来的一种新型逻辑器件，是当今数字系统设计的主要硬 件平台，其主要特点就是完全由用户通过软件进行配置和编程，从而完成某种特定的 功能，且可以反复擦写。在修改和升级 PLD

8、时，不需额外地改变 PCB 电路板，只是 计算机上修改和更新程序，是硬件设计工作成为软件开发工作，缩短了系统设计的周 期，提高了实现的灵活性并降低了成本，因此获得了广大硬件工程师的青睐，形成了 巨大的 PLD 产业规模。作为一种为电子测量和计量提供电信号的设备，它和万用表、示波器、频率计等 仪器一样，是最普通、最基本，也是应用最广泛的电子仪器之一，几乎所有点参量的 测量都需要用到信号发生器。从本质上看，测量时一个将客观物理量转换成测试信息 量的变换过程 1。1.2目的意义在电子技术领域，常常需要频率、波形、幅度都可调节的电信号，用于产生这种电信 号的电子仪器称作信号发生器。随着现代电子技术的发

9、展，在雷达、宇航、导航、通 讯、电视广播、电子测量、电子对抗和遥控遥测等实用领域，人们对信号源的频率稳 定度、频率纯度、范围和输出频率等提出了越来越精密的要求。而为了提高频率的稳 定度，人们经常采用的是晶体振荡器等方法来解决，但是已不能满足众多应用场合的 要求。伴随着电子测量技能与计算机技能的紧密结合，一种新的信号发生器任意波 形发生器应运而生，它可产生由用户定义的任意复杂的波形，因而具有广阔的运用发 展前景。1.3 国内外研究现状自从上世纪 40 年代惠普为美国海军实验室开发出第一台信号发生器开始，信号发生区 一直随着电子技术、半导体技术和计算机技术的发展而发展，几乎成为这些技术发展 的缩影

10、。从技术上看，信号发生器经历了由模拟信号发生器、数字信号发生器到虚拟 信号发生器的发展过程 2 。传统的波形发生器只能产生一些常规的信号如脉冲波、方 波、正弦波、三角波等。随着科学的不断发展，传统的发生器在一些场合已经不能满 足特定的要求了，在许多研究领域中，不但需要一些常规的信号，还需要一些不规则 信号。如某些电子设备的性能指标测试、系统中各种瞬变波形和电子设备中出现的各 种干扰的模拟研究，还比如说电镀电源对于镀层的影响等。 对于这项领域的研究，我国起步较晚，与国外先进技术相比还有很大差距，因此开发 高性价比的任意波形发生器是迫在眉睫，对于我国电子行业有很大的意义，具有很广 泛的应用前景，也

11、可打破国外技术的垄断和封锁。1.4 论文内容及安排第二章 波形发生器的基本原理2.1基本原理由于是结合直接数字式频率合成器，首先先介绍几个概念：1 频率稳定度：频率稳定度标识了工作频率的稳定程度。频率稳定度 a 频率稳定度发信机的每个波道都有一个标称的射频中心工作频率，用 f0 表示。工作频率的稳定 度取决于发信本振源的频率稳定度。设实际工作频率与标称工作频率的最大偏差值为 f,则频率稳定度的定义为频率稳定度式中为 K为频率稳定度。（K=Af/fO ）2 频率分辨率：频率分辨率是指将两个相邻谱峰分开的能力。在实际应用中是指分辨两个不同频率信号的最小间隔。3 输出频率输出范围：输出频率范围是指频

12、率合成器输出最低频率 fomin 和最高频率 fomax 之间的变化范围。 fmaxfmin 越大,频率合成器的输出频率范围越宽,有 时也对相对带宽 A f 来衡量其输出频率范围：A f=fmax-fmin ） /（ fmax+fmin ） /2*1OO%第三章 基于 FPGA 的设计及 VHDL 语言介绍3.1 FPGA 开发简介及发展3.1.1FPGA 设计方法及流程FPGA 是可编程芯片，因此 FPGA 的设计方法包括硬件设计和软件设计两部分。 硬件包括 FPGA 芯片电路、存储器、输入 /输出接口电路以及其他设备，软件即是相应 的 HDL 程序以及最新才流行的嵌入式 C 程序。目前微电

13、子技术已将发展到 SOC阶段，即集成系统（Integrated System）阶段， 相对于集成电路（IC）的设计思想有着革命性的变化。SOC是一个复杂的系统，它将 一个完整产品的功能集成在一个芯片上，包括核心处理器、存储单元、硬件加速电源 以及众多的外部设备接口等，它具有设计周期长、实现成本高等特点，因此器设计方 法必然是自顶向下的从系统级到功能模块的软、硬件协同设计，达到软、硬件的无缝 结合。自顶向下的设计流程从系统级设计开始，划分为若干个二级但愿，再把各个二级 单元划为下一层次的基本，一直下去，知道能够使用基本模型或者 IP 核直接实现为 止。流行的 FPGA 开发工具都提供了层次化管理

14、，可以有效地梳理复杂的层次，使得 用户能够方便地查看某一层次模块的源代码，以便修改错误。FPGA的设计流程就是利用EDA开发软件和编程工具对 FPGA芯片记性开发的过 程。 FPGA 的开发流程一般包括电路功能设计、设计输入、功能仿真、综合、综合后 仿真、实现与布局布线、时序仿真与验证、板级仿真与验证以及芯片编程与调试等主 要步骤。3.1.2发展趋势可编程逻辑器件的发展可以划分为 4 个阶段，即从 20世纪 70年代初到 70年代中 为第一阶段， 20 世纪 70年代中到 80年代为第二阶段， 20世纪 80年代到 90年代末为 第三阶段， 20世纪 90 年代末到目前为第四阶段。第一阶段的可

15、编程器件只有简单的可编程只读存储器（ PROM ）紫外线可擦除只读存储器（ IPROM ）和电可擦除存储器（ EEPROM）3 种。由于结构的限制，他们只 能完成简单的数字逻辑功能。第二阶段出现了结构上稍微复杂的可编程阵列逻辑（PLA）和通用阵列逻辑（GAL ）器件，正式被成为 PLD，能够完成各种逻辑预算功 能。典型的 PLD 由“与”、“非”阵列组成用 “与或 ”表达式来实现任意组合逻辑，所以 PLD 能以乘积和形式完成大量的逻辑组合。第三阶段， Xilinx 和 Altera 公司分别推出 了与标准门阵列类似的FPGA以及类似于PLA结构的扩展性CPLD。它们提高了逻辑 运算的速度，具有

16、体系结构和逻辑单元灵活、集成度高以及使用范围宽等特点，兼容 了 PLD 和通用门阵列的有点，能够实现超大规模的电路，编程方式也很灵活，成为产 品原型设计和中小规模（一般小于 10000）产品生产的首选。第四阶段出现了SOPC（System On Programmable Chip，编程的片上系统）和 SOC（System On Chip，片 上系统）技术。它们是 PLD 和 ASIC 技术融合的结果，涵盖了实时化数字信号处理技 术、高速数据首发期间、复杂计算以及嵌入式系统设计技术的全部内容。 Xilinx 和Altera公司也推出了相应的SOCFPGA产品，制造工艺已达到 65um,系统门数也

17、超过 百万门。3.1.3发展特点大容量、低电压、低功耗 FPGA。由于便携式应用产品的发展，对 FPGA的低 电压、低功耗、的要求日益迫切。因此，无论那个厂家、那种类型的产品，都在瞄准 这个方向而努力。系统级高密度 FPGA。随着生产规模的提高，产品应用成本的下降， FPGA的应用已经不是过去的仅仅使用于系统接口部件的现场集成，而是将它灵活地应用于系 统级（包括其核心功能芯片）设计之中。 FPGA和ASIC出现相互融合。虽然标准逻辑 ASIC芯片尺寸小、功能强、低功 耗，但其设计复杂，并且有批量要求。 FPGA 价格较低廉，能在现场进行编程，但它 们体积大、能力有限，而且功耗比 ASIC 大。

18、正因如此， FPGA 和 ASIC 正在互相融 合，取长补短。动态可重构FPGA。动态可重构FPGA是指在一定条件下芯片不仅具有在系统重 新配置电路功能的特性，而且还具有在系统动态重构电路逻辑的能力。3.2 硬件描述语言简介可变成逻辑器件内部包含可编程的 “与或 ”门阵列或者查找表结构以及可编程 的触发器，这些资源来提供了实现包括组合逻辑电路和时序逻辑电路的硬件基础。如 果试图通过手工对每个逻辑门的输入和触发器的工作进行状态进行 “编程 ”，可以想象 那是多么的麻烦。在实际电路的组装方面，这样与基于标准逻辑器件设计数字系统相 比并没有实质性的改变。电子设计自动化（ Electronic Des

19、ign Automatic, EDA ）技术应用计算机克服了上述 困难为可编程逻辑器件提供了一种简洁且方便的方法。电子设计自动化技术，使得设 计者的工作仅限于利用软件的方式来实现系统的硬件功能。在电子设计自动化的工具 平台上，设计者可以使用硬件描述语言（ Hardware Description Language, HDL ）描绘 出硬件的结构和行为；接着完成设计文件的逻辑编译、罗技综合、逻辑优化以及仿真 测试；最后把完成的设计下载到可编程逻辑器件中。可编程逻辑器件被编程以后，这 个可编程逻辑器件便有了相应的功能。美国国防部在 20世纪 70年代末和 80年代初提出了 VHSIC （Very

20、High Speed Integrated Circuit ）计划， VHSIC 计划的目标是为下一代集成电路的生产、实现阶段性 的工艺极限以及完成 10 万门级以上的设计，建立一项新的描述方法。 1981 年，美国 国防部提出了一种新的硬件描述语言，称为 “超高速集成电路硬件描述语言 ”（VHSIC Hardware Description Language）,简称VHDL。当这个语言被首次开发出来时，其目标 只是一个使电路文本化的一种标准，主要是为了使用采用了文本描述的设计能够为其 他人锁理解，同时也用作模型语言，能采用软件进行模拟。 VHDL 的结构和设计方法 收到了 Ada 语言的影响

21、，并吸收了其他硬件描述语言的优点。 1986 年， IEEE 致力于 VHDL 的标准化工作，为此成立了 VHDL 标准化小组，经过了多次的修改与扩充，知 道1987年12月VHDL才被接纳为IEEE 1076标准。1988年，Milstd454规定所有为美 国国防部设计的 ASIC 产品必须采用 VHDL 来进行描述。 1993年， IEEE 1076标准被 修订，更新为新的 VHDL标准IEEE 1164 1996年，IEEE1076.3成为 VHDL综合标 准。今天， VHDL 已经成为一个数字电路和系统的描述、建模、综合的工业国际标 准，因此在电子产业界获得了广泛的应用。 VHDL 能

22、够成为标准并获得广泛应用，必 然具有与其他硬件描述语言不同的地方，这恰恰是 VHDL 的优越性所在。下面我们对 VHDL的特点惊醒介绍，首先来看看 VHDL的有点：功能强大、设计灵活。 VHDL 具有功能强大的语言结构，可以用简洁明确的程序来描述复杂的逻辑功能。为了有效 控制设计的实现，它还具有多层次的设计描述功能，支持设计库和可重复使用的元件 生成；它支持阶层设计，层层细化，最后可直接生成电路级描述； VHDL 还支持同步 电路、异步电路和随即电路的设计。 VHDL 的设计非常灵活，这主要源于 VHDL 支持 各种设计方法。强大的系统硬件描述能力。 VHDL具有多层次描述系统硬件功能能力，可

23、以从系统的数学模型知道门级电路。另外，高层次的行为描述可以与低层次的 寄存器传输描述和结构描述混合使用。 VHDL 能进行系统级的硬件描述，这是它最突 出的优点。移植能力强。由于电子设计自动化技术的普及和推广，不同的 EDA厂商纷纷退出自己的 EDA 开发工具。各个 EDA 开发工具的不同导致了模拟工具、开发工 具和操作平台的不同，这样就会对一些硬件描述语言的使用产生了限制。而这对 VHDL的使用没有丝毫的影响，现在几乎所有的 EDA开发工具都支持VHDL，这也正 是VHDL广泛使用的重要原因。VHDL语法规范、标准，易于共享与复用。 VHDL语法规范、标准，可读性强。用 VHDL 书写的源文

24、件既是程序，又是文档；既是技术 工程人员进行设计成果交流的文件，也可作为合同签约者之间的合同文本。支持广 泛、易于修改。由于与工艺无关易于 ASIC移植上市时间短、成本低。VHDL作为IEEE的工业标准具有许多其他硬件描述语言所不具有的优点以 外，它也存在一些缺点：不具有描述模拟电路的能力。虽然研究结果证明 VHDL可以扩展到电路级上，但在电路级上 VHDL 并不是一种理想的语言。目前 IEEE 的1076.1小组正在设计一种心的语言，这种语言能够描述模拟电路和数模混合电路。这 个新雨燕将以VHDL为基础，并在此基础上增加描述模拟电路的扩展内容。综合工 具生成的逻辑实现有时不最佳。技术设计人员

25、采用综合工具锁生成的逻辑实现有时候 并不能让人满意，因为优化的结果往往依赖于设计的目标。 EDA工具的不同导致中和质量的不同。不同的 EDA 工具对同一 VHDL 描述进行综合，往往产生不同的综合 质量，这是因为不同的 EDA 工具采用不同的算法所致。3.3本章小结本章简单介绍了 FPGA 的设计方法、流程、发展趋势和特点。并介绍了 EDA 工具和 VHDL 的创立、发展历史，了解了 VHDL 语言的优点、缺点以及发展。第四章QUARTUS II系统环境下FPGA波形发生器的仿真及分析4.1QUARTUSI 简介本设计是用ALTERA公司提供的QUARTUS I可编程器件的集成开发软件。该软

26、件是一种优秀的电子设计自动化平台，它提供了从设计输入、设计综合、仿真测试以 及可编程逻辑器件的编程 /配置等开发环节的全过程支持。QUARTUS I是ALTERA公司提供的可编程逻辑器件的集成开发软件，是该公司 前一代可编程逻辑器件开发的整个过程，它提供一种与器件结构无关的设计环境，使 设计者方便地进行设计输入、设计处理和器件编程。QUARTUS I集成开发软件适合多种平台的工作环境，其中包括 PC的MicrosoftWindows XP。它支持更多种类的可编程逻辑器件的开发，同时也提供在片可编程系统（System on a Programmable Chip , SOPC设计的综合性环境和基

27、本设计工具。另外，QUARTUS I集成开发软件也可以利用第三方软件的结果，并支持第三方软件的工 作。QUARTUS I集成开发软件的核心是模块化的编译器。编译器包括的功能模块有分析与综合器（An alysis & Syn thesis）、适配器（Fitter）、装配器（Assembler）、时 序分析器（Timi ng An alyzer）、设计辅助模块（Desig n Assista nt）、以及EDA网表文 件生成器（EDA Netlist Writer）等。可编程逻辑器件开发的所有过程为：涉及输入、 综合、布局和布线、验证和仿真以及可编程逻辑器件的编程或配置。QUARTUS I集成开发

28、软件允许用户在开发过程中，使用 QUARTUS I图形用户界面、 EDA 工具界面和命令行界面。用户可以再整个开发过程中使用这些界面中的任 意一个，也可以在开发过程中的不同步骤使用不同的界面。4.2 程序仿真及分析结论附录程序清单 :参考文献致谢在本论文的写作过程中，我的导师邱成军老师倾注了大量的心血，从选题到开题 报告，从写作提纲，到一遍又一遍地指出每稿中的具体问题，严格把关，循循善诱， 在此我表示衷心感谢。当然，同时我还要感谢在我学习期间给我极大关心和支持的各 位老师以及关心我的同学和朋友，难忘那些一起学习的日子，这些都让我得到了进 步。程序经过不断调试，最终得以实现。写作毕业论文是一次再系统学习的过程，毕业论文的完成，同样也意味着新的学 习生活的开始。最后，再一次感谢我的老师和帮助我的同学们。