数字钟Word文档下载推荐.docx

1、4.1总体方案设计 104.2单元电路设计 104.2.1、振荡电路 104.2.2计数电路 114.2.3校时电路 144.2.4分频器 144.2.5整点报时电路 15五、总体设计电路图 15六、实物图（六十进制计数器） 18七、心得与总结 19八、课程设计参考资料 21 数字钟一、设计任务与要求1.1设计任务设计的数字钟具有的以下功能：1、设计一数字钟，显示时、分、秒。2、小时采用24小时记时法。3、具有报时功能，当时间到达整点前10秒进行蜂鸣报时。4、具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时。1.2设计要求1. 画出设计的原理框图，并要求说明该框图的工作过程及每个模

2、块的功能。2. 画出各功能模块的电路图。3. 对各功能模块加以原理说明（如十进制到六进制转换的原理）4. 描述设计制作的数字钟及其运行结果。5. 说明测试中出现的故障及其排除方法。6. 总结：设计过程中遇到的问题及解决办法；课程设计中的心得体会；对课程设计内容、方式、要求等各方面的建议。7. 画出总布局接线图（集成块按实际布局位置画，关键的连接单独应画出，计数器到译码器的数据线、译码器到数码管的数据线可以简化画法，但集成块的引脚须按实际位置画，并注明名称。）二、总体框图 2.1总体设计思路 数字钟的原理框图如图所示，它是由脉冲电路、计秒电路、计分电路、计时电路、校时电路、校分电路等组成。 设计

3、脉冲发生器电路产生脉冲；设计时、分、秒逻辑电路实现时间的正确显示功能；设计时、分、秒校时电路对数字钟显示时间进行基本校正。具体设计思路是根据已学知识，我们可以用由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源构成我们需要的脉冲发生器；以时基电路555定时器为核心，可以直接作为计数器输入脉冲信号使其进行计数 ，配合译码显示电路构成多功能数字钟的主要部分，控制部分则可以通过直接用开关与74LS160等一系列芯片的清零端相连接，直接控制清零，使系统具有随时启动、停止、清零、计时；校时电路可以通过开关通断控制各芯片脉冲信号的通断，加以手动脉冲，实现准确校时。 注：1、脉冲发生器：脉冲发生

4、器是通过应用集成电路定时器555与RC组成的多谐振荡器，产生1Hz的方波脉冲信号。2、时间计数器电路：时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒计数器和分计数器为60进制计数器，根据设计要求，时计数器为24进制计数器。3、译码驱动电路：译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。 4、校时电路：用接有电源的线路开关对芯片直接进行脉冲控制，可实现单独调节时、分、秒各部分。 2.2原理图 其原理框图如下图：图1 原理框图三、选择器件表1：主要元器件1十进制计数器74LS1607

5、片2四-2输入与非门74LS003片3六反相器74LS042片4数码管6个5定时器5551片6可变电阻100K1个7电阻47K8电容10F90.01 3.2 器件说明 1.数码显示器图2 数码显示器 电路原理图：图3 数码显示管原理图逻辑图：图4 数码显示管逻辑图2、74LS160芯片图5 74LS160芯片 此芯片为十进制计数器，可加可减，本设计只用到加，其中RCO为进位端，CLR为清零端，ENT和ENP为使能端，必须接到一起接到高电平，LOAD为置数端，CLK为脉冲输入端。其逻辑图如下图：图6 74LS170逻辑图管脚图：图7 74LS160管脚图3、异或门74LS136D图8 74LS1

6、36逻辑符号其逻辑功能表如下：表2：74LS136逻辑功能表：逻辑电路如下：图9 74LS136逻辑电路图4、非门74LS04D图10 74LS04逻辑符号逻辑功能表：表3：74LS04逻辑功能表5、与非门74LS01D图11表4：74LS01逻辑功能表K1K2y1逻辑电路：图12 74LS01逻辑电路图6、74LS13D图13 74LS13逻辑符号其逻辑功能表如图表5：74LS13逻辑功能表JK触发器具有置0、置1、保持和翻转四个功能7、555定时器 555是一种集模拟、数字于一体的中规模集成电路，其应用极为广泛。它由分压器、两个电压比较器、基本SR触发器、晶体管及缓冲器组成。1脚是接地端G

7、ND，2脚是低电平触发端（也称触发端），3脚是输出端OUT，4脚是复位端ft，5脚是电压控制端，6脚是高电平触发端（也称阈值端），7脚是放电端，8脚是电源端VCC。 555定时器功能表见图，其中4脚RD，为复位端，当RD为低电平时，不管其他输人端的状态如何，输出Uo为低电平。只有当RD为高电平时，输出的状态将由2脚低电平触发端和6脚高电平触发端电压的大小来决定，因此，在正常工作时，应将4脚接高电平。 当uil（2/3）Vcc,u2（1/3）Vcc时，放电晶体管VT截止，输出端仍为高电平。当uil（2/3）Vcc,ui2（1/3）Vcc时，放电晶体管VT导通，输出端uo为低电平。当uil（2/3

8、）Vcc,ui2（1/3）Vcc时，电路亦保持原状态不变。如果在电压控制端（5脚）施加一个外加电压（其值在0Vcc之间），比较器的参考电压将发生变化，电路相应的阈值、触发电平也将随之变化，进而影响电路的工作状态。图14 555逻辑电路图表6： 555逻辑功能表四、功能模块4.1总体方案设计 复杂数字钟有秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路等组成。秒信号产生器是由555定时器分频后得到的。秒计数器到60后，对分计数器送入一个脉冲，进行分计数；分计数器到60后，对时计数器送入一个脉冲，进行时计；时计数器是12进制计数器，实现一天24小时计数。数字电子钟的显示由计数器、译码器

9、和数码管实现。校时电路分为分校时、时校时，分别由开关控制。4.2单元电路设计4.2.1、振荡电路 振荡器由555定时器组成的多谐振荡电路来产生，振荡频率可通过调解R或C的值来改变。当R=47K，时输出端输出的振荡频率为1HZ。周期是1秒，即可作为秒的脉冲输入标准秒脉冲。555定时器组成的多谐振荡电路如下：图15 555多谢振荡电路 555定时器组成的秒脉冲产生电路（秒基准信号），接通电源后，电容C被充电，当Vc上升到（2/3）Vcc时，使Vo为低电平，同时放电三极管T导通，此时电容C通过R2和T放电，Vc下降。当Vc下降到（1/3）Vcc时，Vo翻转为高电平。电容C放电所需时间为tpL=R2C

10、ln20.7R2C。当放电结束时，T截止，Vcc将通过R1，R2电容器充电，Vc由（1/3）Vcc上升到（2/3）Vcc所需的时间为tpH=（R1+R2）Cln20.7（R1+R2）C，当Vc上升到（2/3）Vcc时，电路又翻转为低电平。如此周而复始，于是，在电路的输出端就得到一个周期性的矩形波。其震荡频率为1/（tpL+tpH）1.43/（R1+2R2）C，我们取R1=15K,R2=69K,C=10uF4.2.2计数电路 由总系统框图可知，数字钟需要两个六十进制计数器分别用作“分”和“时”，还需要一个二十四进制计数器作小时的计数。 六十进制计数器有2片74LS160和74LS00连接而成；

11、74LS160引脚图如下图:图16 74LS160引脚图74LS00在电路中是为了到23或59以后再进位时进行置零。利用74LS160和74LS00即可以组成60进制计数器作为分和秒计数器，60进制计数器原理图如下：图17 60进制计数原理图实物图如下：图18 60进制计数器实物图原理说明： 第一片的74LS160的输出经74LS00反向后接第二片的CP，当第一片的计数到9时，输出高电平，此时第二片计数器的CP=0.当下一个秒脉冲到达时第一片变为0，第二片变为CP秒冲成为上升沿，第二片计数器计数为1.这样一直计数下去当计数到59以后，第一片将给第2片一个CP脉冲，第二片的计数器输出接74LS0

12、0的对应的输出，因此变为6的瞬间置零，变为0，达到了计60的目的。24进制计数器原理图如下：图19 24进制计数器原理图图20 24进制实物图 当第一片的计数到9时，C输出高电平，此时第二片计数器开始计数，当下一个秒冲到达时第一片变为0，第二片变为1，这样一直计数下去但当计到23时，下一个脉冲到达时，使用清零法，24瞬间变为0.4.2.3校时电路 在计数开始或计数出现误差时，必须和标准时间校准，这一功能由校时电路实现。实物图连接如下：图21 校时电路实物图4.2.4分频器 分频器的功能有两个：一产生标准脉冲信号;二是提供整点报时电路用的1KHZ的高音频信号和500HZ的低音频信号。图22 分频

13、电路实物图4.2.5整点报时电路 根据题目要求，每当数字钟快要到整点的时候发出声响，设4声低音（）根据题目要求，每当数字钟快要到整点的时候发出声响，设4声低音（约500HZ）分别在59分51秒、59分53秒、59分55秒、59分57秒，最后一声高音发生在59分59秒，它们的持续时间为1秒；但由于实验室蜂鸣器不能发声，故选用发光灯在整点时发光来代替。整点报时电路实物图如下：图23 整点报时电路实物图五、总体设计电路图图245.1总体思路：数字钟主要分为数码显示器、60进制和24进制计数器这几个部分。使用芯片74160，并采用置数法分别组成六十进制的“秒”计数器、六十进制“分”计数器，12进制“时

14、”计数器。工作时，多谐振荡器的“秒”脉冲信号送至计秒电路，当计秒电路满60时，输出秒进位信号，送计分电路。当计分电路满60时，输出分进位信号，送计时电路。当计时电路满24时，“时”、“分”、“秒”计数器同时自动清零。5.2仿真电路图25 秒电路图26 分电路图27 时电路图28 报时电路六、实物图（六十进制计数器）图29图30七、心得与总结 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。因此，我们此次设计与制做数字钟就

15、是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时序电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。 （一）软件 经过长达两个星期的设计与思考，最终在Multisim上完成了数字钟的模拟。其间遇到了许多问题，但最后都一一得到解决。现将心得体会总结如下： 1设计初期要考虑周到，否则后期改进很困难。应该在初期就多思考几个方案，进行比较论证，选择最合适的方案动手设计。总体设计在整个设计过程中非常重要，应该花较多的时间方案确定后，才开始设计。设计时，多使用已学的方法

16、，如列真值表，化简逻辑表达式，要整体考虑，不可看一步，做一步。在整体设计都正确后，再寻求简化的方法。 2在设计某些模块的时候无法把握住整体，这时可以先进行小部分功能的实现，在此基础上进行改进，虽然可能会多花一些时间，但这比空想要有效的多。 3通过这次对数字钟的设计与制作，让我受益匪浅。首先让我们了解了设计电路的程序，也让我们了解了数字钟的原理和设计理念。 （二）硬件 在硬件操作过程中，我按照仿真电路图连实物图，发现并没有仿真时那么容易实现功能，第一次连完后，数码管并没有数字，在检查了芯片无误后，我发现线路中出现了错误，74ls160的CLK端没有输入脉冲，计数器并没有实现加法功能，在重新接线后

17、，终于得以实现功能。我努力将理论中所学的知识灵活地运用起来，并在调试中会遇到各种各样的问题，电路的调试提高了我们解决问题的能力，学会了在设计中独立解决问题，也包括怎样去查找问题。似乎所有的事都得自己新手去操作才会在脑海中留下深刻的印象，这个小小的课程设计让我可以熟练的操作Multisim软件，也了解了不少器件的功能的应用，也加深了对数字电路认识和理解。遇到问题，解决问题，不仅巩固了书本的知识，同时也学到了新的学问，明白了实践的可贵性。动手能力的提高，细心与耐心的培养，品尝自己劳动成果的喜悦，是我们在这次课程设计中最大的收获。 通过这次对数字钟的设计与制作，我了解了设计电路的程序，也了解了关于数字钟的原理与设计理念。在设计过程中，我更进一步的熟悉了数电课上学过的各种芯片的结构、工作原理和具体的使用方法。在连接六十进制的进制和二十四进制中，我对74LS160置数法和清零法有了更深的了解。在连接二十四进制、六十进制的进位要求熟悉逻辑电路及其芯片各引脚的功能，这样在电路出错时能准确地找出错误的所在并及时纠正。在调试电路的过程中出错的主要原因都是接线盒芯片的接触不良以及接线的错误，因此接线的时候要细心，不要接错。八、课程设计参考资料毕满清主编;电子技术课程设计指导，机械工业出版社。Multism2007电路设计及仿真入门与应用；电子工业出版社。