数字钟课程设计报告1Word格式文档下载.docx

1、 郑宽磊 设计时间： 2012.12.6-2012.12.13目 录1. 概述2 1.1 数字钟简介 1.2 设计目的 1.3 设计要求2. 主要实验器材3. 设计原理及方框图4. 各部分的电路及实现 4.1 振荡器电路 4.2 计数器的设计 4.3 译码显示电路5. 总体电路图设计6. 安装与调试7. 收获与体会一、概述1.1 数字钟简介 20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。数字钟已成为人们日常生活中：必不可少的必需品，广泛

2、用于个人家庭以及车站、码头、剧场、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性能稳定、集成电路有体积小、功耗小、功能多、携带方便等优点，因此在许多电子设备中被广泛使用。电子钟是人们日常生活中常用的计时工具，而数字式电子钟又有其体积小、重量轻、走时准确、结构简单、耗电量少等优点而在生活中被广泛应用，因此本次设计就用数字集成电路和一些简单的逻辑门电路来设计一个数字式电子钟，使其完成时间及星期的显示功能。多功能数字钟采用数字电路实现对“时”、“分”、“秒”数字显示的计时装置。具有时间显示、走时准确、显示直观

3、、精度、稳定等优点。电路装置十分小巧,安装使用也方便。同时在日期中，它以其小巧，价格低廉，走时精度高，使用方便，功能多，便于集成化而受广大消费的喜爱1.2 设计目的 通过设计与实践，制作出具有准确显示小时、分、秒的数字钟。1.3 设计要求 数字钟的功能要求：准确计时，以数字形式显示时、分、秒的时间，小时计时要求为“24翻1”，分和秒的计时要求为60进制。二、主要实验器材序号 器件 器件数 1CD4511 6 2 7 74LS290 3 555 4 共阴极数码管 5电容（10F）电容（0.1F） 7 电阻（15K） 8电阻（68K） 9 面包板 10 5V稳压电源三、设计原理及方框图数字钟实际上

4、是一个对标准频率进行计数的计数电路，标准的1HZ时间信号必须做到准确稳定。由图可见：本数字钟电路主要由震荡器、时分秒计数器、译码显示器构成。它们的工作原理是：由震荡器产生的高频脉冲信号作为数字钟的时间基准，送入秒计数器，秒计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号作为分计数器的脉冲信号，分计数器也采用60进制计数器，每累计60分钟发出一个“时脉冲”信号，该信号将被送到时计数器，时计数器采用12进制计数器。译码显示电路将时、分、秒计数器的输出状态送到七段译码显示器，通过六位LED七段显示器显示出来。构成方框图如下： 振荡器 秒计数器 分计数器 时计数器 时译码器 分译码

5、器 秒译码器 秒显示器 分显示器时显示器 （图1 ）四、各部分的电路及实现4.1 震荡器电路震荡器电路是数字钟的核心，主要用来产生时间标准信号，数字钟的精度，主要取决于时间标准信号的频率及稳定度。一般来说，震荡器的频率越高，计时精度越高。通常采用石英晶体震荡器经过分频得到这一信号，也可采用由门电路或555定时器构成的多谐震荡器作为时间标准信号源。本设计方案采用的是集成电路定时器555与RC组成的多谐震荡器，如下图所示： （图2）接通电源后，电容C1被充电，Vc1上升，当Vc1上升到2/3Vcc时，触发器被复位，同时放电BJTT导通，此时Vo为低电平，电容C1通过R和T放电，使Vc1下降。当Vc

6、1下降到1/3Vcc时，触发器又被复位，Vo翻转为高电平，电容C1放电所需要的时间为：t1=RC1ln2=0.7R1C1 当C1放电结束是，T截止，Vcc将通过R1，R2向电容器C1冲电，Vcc由1/3Vcc上升到2/3Vcc所需要的时间为：t2=（R1+R2）C1ln2=0.7（2R1+R2）C1当Vc上升到2/3Vcc是，触发器又发生翻转。如此周而复始，在输出端就得到一个周期性的方波，其频率为： f=1/（t1+t2）=1.43/（2R1+R2）C1这里设震荡频率f=1Hz。4.2 计数器的设计有了时间标准“秒”信号后，就可以根据设计要求设定时、分、秒计数器：分和秒计数器都采用60进制计数

7、器，计数规律均为00，01，02-58，59，00，01-，这里均选用十进制计数器74LS90。74LS90有两个置零度端，通过与输出信号连接得到任意小于十进制的计数器。例如六进制计数器。然后与十进制计数器级联可得到六十进制计数器。小时计数器是一个“23翻0”的特殊计数器，即当数字钟运行到23时59分59秒时，秒的个位计数器再输入一个秒脉冲，数字钟自动显示为00时00分00秒。通过两个十进制计数器的级联构成一个一百进制的计数器。然后通过输出控制可得到二十四进制计数器。把第一个计数器的Qb和第二个计数器的Qc连接到两个置零度端，并且两个芯片的置零度端连接，这样计数器到二十四时计数器就清零，就得到

8、二十四进制计数器。 （图3 60进制计数电路） （图4 24进制计数电路） 4.3 译码显示器电路译码和数码显示电路是将数字钟和计时状态直观清晰地放映出来，被人们的视觉器官所接受，它的任务就是将计数器输出的8421BCD码译成数码器显示所需要的高低电平。这里所选用的译码器就是常用的BCD译码/CD4511。其中A1、A2、A3、A4与计数器的四个输出端按设计要求相连或接地，a、b、c、d、e、f、g则与七段数码显示器对应端相连。具体电路图见总图部分。 （图5）五、总体电路图设计根据设计原理方框图将各部分电路连接起来则构成了总体电路图，如下页图所示：六、安装与调试在安装中，我负责的是将4511的

9、片子与数码管连接起来，由于这部分工作比较简单，所以没有遇到什么困难。在调试的过程中，秒的个位总是只出现“4、5、6、7”这几个数字，当重复循环出现两次后秒显示器熄灭2秒，然后向秒的十位进一位，虽然不能正常显示0至9，但是进制还是10。经过检查，连的线路都没有问题，于是把连秒个位的那个4511的芯片换了一块，便恢复正常了。七，收获与体会“电子技术课程设计”是电子技术课程的实践性教学环节，是对我学习电子技术的综合性训练。我做的是数字钟的设计，然而，要完成一个课题的设计要涉及到许多方面的知识。通过上网查询和查阅相关书籍资料，让我知道了大量关于数字钟设计的知识，同时又重新将从前学过的知识复习了一遍，做

10、到对各个集成块的引脚功能和工作原理都很清晰。从而让我更深一步掌握了时序逻辑电路的功能，学会了做课程设计的一般步骤。首先我制定出自己的设计方案，其次详细设计每一部分的电路，最后再根据原理方框图连接电路。这不仅培养了我独立分析和解决实际问题的能力，同时也为以后的电路设计打好了基础。当然，在整个课程设计中，我们也遇到了许多的难题。过程是艰辛的，但结果是令人兴奋的，看着自己设计的东西一分一秒的走着，心理觉得非常有成就感，这两个星期的努力并没有付诸东流。虽然实验已经告一段落，但是我们学习的道路还很长。此次实验让我明白不论是在做实验还是在今后的学习中，都应该有一种坚定不移不达目的不罢休的信念，只有这样才能达到自己的最终目标！