数电试题Word格式.docx

1、7.图示CMOS异或门电路的输出为_。98.一个集成的二十进制优先编码器有_个基本的输出端。9.用逐次渐近A/D变换器和并联A/D变换器实现n位二进制码变换时，均需要比较器，其中逐次渐近A/D变换器中，需要的比较器数是_个。二、单项选择题（本大题共10小题，每小题2分，共20分）在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。1.已知函数F1=（AB）C+AB,F2=AB+AC+BC；试问F1与F2的关系是（）A.相等B.反演C.对偶D.不相关2.CMOS非门的组成是由PMOS和NMOS互补对称连接起来的，将PMOS的栅极G1和NMOS

2、的栅极G2接在一起作输入，而其输出则是_连接起来。（A.PMOS的源极S1和NMOS的源极S2B.PMOS的源极S1和NMOS的漏极D2C.PMOS的漏极D1和NMOS的源极S2D.PMOS的漏极D1和NMOS的漏极D23.分析图示电路的逻辑功能应为_。（设输出Y=1有效）（A.两个两位二进制数相加的和B.两个两位二进制数相减的差C.两个两位二进制数不同判断D.两个两位二进制数相同判断4.由与非门构成的基本RS触发器如图所示，若输入RDSD信号从00转向10，则触发器的状态转向是（A.X1B.11C.X0D.015.用4片256字4位的RAM构成1024字4位RAM时，一般采用字扩展的办法，这

3、时高位地址码A8、A9需经_后送到各片256字4位的片选端以实现字扩展。A.24线译码器B.4选1数据选择器C.1路4路分配器D.42线编码器6.在中、大规模集成电路中，图示画法表示电路的逻辑功能是（A.F=x1x2x3x4B.F=x1C.F=x1D.F=x27.根据555定时器的功能表可知，欲使其输出处于高电平状态，则其控制端UTH、及R的情况应分别为（A.大于VCC、大于VCC、1B.小于VCC，小于VCC、1C.任意、任意、0D.小于VCC、大于VCC、18.下表所示是扭环计数器的状态表，你认为它具有的特点是（A.逻辑相邻性B.反射性C.对称性D.恒权码计数脉冲DCBA12345679.

4、某CMOS石英多谐振荡器产生f=32768Hz的基准信号，现欲得到一个秒脉冲，则至少需要74161四位二进制加法计数器（A.15个B.10个C.3个D.4个10.在输出为10位二进制的A/D转换器中，若UREF=-10V，当输入模拟电压为U1=7.5V时，输出数字量D应为（A.0001001011B.0111011101C.1011101110D.1010110110三、分析题（本大题共7小题，前3小题，每小题5分；后4小题，每小题6分，共39分）1.用公式法化简函数（AB+A+B）（A+B+D+）为最简与或式。2.分析图示电路，要求：（1）说明A=0及A=1时的工作情况；（2）列出真值表。A

5、 B F0 00 11 01 13.分析图示电路：（1）写出F的表达式（2）检查有无产生单个变量改变状态时的竞争冒险现象?（若有，请设法消除；若无，则说明原因。） 4.同步RS触发器的CP、S，R波形如图所示，试画出对应的，端的波形。（设初为0）5.74151的连接方式和各输入波形如下图所示。要求：（1）填写与图（a1）连接图相应的F真值表（a2）；ECBA （a2）（2）画出图（b）中相应于ABCD0D2E的F波形图。6.分析图示电路，要求：（1）写出激励方程；（2）列出210状态表，说明其模值；（3）分别说明K=1和K=0时，电路完成的逻辑功能。7.求图示DAC电路，当d2d1d0=101

6、时，输出U0的值。提示：数字量di控制MOS管导通和截止状态，当di=1（高电平），i=0（低电平）时，右边MOS管导通，左边MOS管截止，将相应的电阻2R接至运放的反相输入端；反之di=0，i =1，将相应的电阻接地（即运放的同相输入端）四、设计题（本大题共3小题，每小题7分，共21分）1.用与非门设计一个电路，输入为8421BCD码，当其值为1、2、3、4时，则输出函数F=1，其它8421BCD码输入情况下均为0。（画出逻辑图，输入允许反变量）2.用集成译码器74LS138和与非门，设计一个3位循环码G2G1G0转换成3位二进制码B2B1B0代码转换电路。74LS138的逻辑符号如下图所示。3.试用74161的异步清零方法构成模6计数器。（74161的逻辑功能示意图如下所示，3为高位）（1）写出反馈方程（归零逻辑方程）；（2）画出连线图。转贴于：自考_考试大