西安电子科技大学网教数字逻辑电路模拟题Word文档格式.docx

1、A 与非 B 或非C 异或 D 同或9 、下列逻辑部件属于时序电路的是 。A 译码器 B 触发器 C 全加器 D 移位寄存器10 、数据选择器的功能是 。A 将一路输入送至多路输出 B 将输入二进制代码转换为特定信息输出 C 从多路输入选择一路输出 D 考虑低位进位的加法11 、逻辑函数用卡诺图化简时，八个逻辑相邻项合并可消去 。A 一个变量 B 二个变量 C 三个变量 D 四个变量12 、 JK 触发器从 0 1, 则激励端 J 、 K 的取值为 。A JK=1X B JK=X0 C JK=X1 D JK=0X13 、移位寄存器的现态为 0110 ，经过左移一位后，其次态为 。A 0110

2、或 1011 B 1011 或 1010 C 0110 或 1110 D 1101 或 110014 、 4 级触发器组成计数器，组成 13 进制计数器，其无效的状态数为 。A 3 个 B 4 个 C 13 个 D 16 个15 、 N 级触发器组成环形计数器，其进位模为 。A N B 2N二、 填空题（每题 2 分，共 10 分）1. 格雷码的特征是 _ 。2. F= =_ 。3. 偶数个 1 相异或，其结果为 _ 。4. 数字电路的输出仅与当前输入有关，而与电路过去状态无关，该电路称为 _ 。5. 100KH Z 输入信号输出频率 20KH Z 为该电路的分频系数为 _ 。三、 化简题（每

3、题 10 分，共 20 分） 将函数 F（ABCD）= , 约束条件 AB+AC=0 ， 作出卡诺图，并在卡诺图上化简 ; 写出最简与或非式 ; 画出逻辑图。 将函数 F（ABC）= BC BCD AC+AD+ 化简为最简的与非式。四、 分析题（每题 10 分，共 20 分）1 、译码器电路如图。 写出输出 F 的方程 列出真值表 说明功能2.电路如图所示，分别作出（a）（b）图的状态迁移关系并说明其功能（a） （b）五、 设计题（每题 10分，共20分）1.用门电路设计二位二进制数的平方电路，输入二进制数B 2 B 1 ,输出四位二进制数F 3 F 2 F 1 F 0 列出真值表 写出方程

4、画出电路2、用JK触发器设计一个三进制加法计数器 作出状态转换表 求出状态方程，确定激励函数附 74LS161,74LS194的功能表74LS161功能表输 入输 出CPCrLDPTDCBAQ DQ CQ BQ AX1维持维持（进位位 O C =0 ）计数74LS194 功能表S 1S 0S RS LD 0D 1D 2D 3Q 0Q 1Q 2Q 3模拟试题二一、单项选择题（每小题 2 分，共 30 分）1 、下列各数中与十进制数 100 不相等的数是 （ ）A （ 64 ） 16 B. （ 144 ） 8C. （ 1100100 ） 2 D. （ 0001 0100 0100 ） 余 3BCD

5、2 、八进制数（ 30 ） 8 的 8421BCD 是（ ）A. 0001 1000 B. 0010 0100C. 0100 1011 D. 0101 10103 、为使或非门输出为 1 则输入（ ）A. 必须全为 1 B. 必须全为 0C. 只要有 0 即可 D. 只要有 1 即可4 、函数 与其相等的表达式是（ ）A. B. C. AB D. C+AB5 、使函数 等于 0 的输入 ABC 的组合是（ ）A. ABC=000 B. ABC=011 C. ABC=100 D. ABC=1016 、四变量的最小项 的逻辑相邻项是（ ）A. B. C. D. 7 、函数 的反函数式是（ ）A.

6、B. C. D. 8 、 的最简式为（ ）A. B. 1C. D. A+BDE+CDE9 、函数 的最简与非式为（ ）10 、函数 的最简或非式为（ ）A. B. C. D. 11 、函数 ，约束条件为 ，其最简与或非式是（ ）12 、用触发器组成 50 进制计数器，触发器最少级数是（ ）A. 三级 B. 四级 C. 五级 D. 六级13 、 JK 触发器由 0 1 ，其 JK 取值为（ ）A. JK=X1 B. JK=X0 C. JK=1X D. JK=0X14 、 n 级触发器组成扭环形计数器其有效状态数为（ ）A. n 个 B. 2n 个 C. 2 n D. 2 n -2n15 、四位移

7、位寄存器现态为 1101 ，经过左移一位后，其次态为（ ）A. 0110 或 1011 B. 0110 或 1110 C.1010 或 1011 D. 1110 或 1010二、填空题（每小题 2 分，共 10 分）1 、输入的数据为 如采用奇校验码，则其校验位为 。2 、异或运算经过取反运算后得 运算。3 、函数 的多余项是 。4 、一个数字电路，它的输出不仅与当前输入有关，而且与电路的过去状态也有关，该电路称为 电路。5 、时钟频率 f cp =5khz 经过 5 分频后，其输出波形的频率为 hz 。三、 分析题 数据选择器电路如图所示（ 1 ）、写出函数 F 的表达式；（ 2 ）、指出其

8、功能。2 、 74LS161 和 74LS194 电路如图所示。（ 1 ）、分别列状态迁移表（或画出状态迁移图）四、设计题 用三变量译码器 74LS138 和少量门电路，设计一个三变量的奇检测电路1） 列出真值表；2） 写出函数表达式；3） 74LS161 设计一个起始状态为 0011 的十一进制计数器。 列出状态迁移关系；附相关集成电路功能表 74LS161 功能表C r维持（进位位 O C =0 74LS194 功能表模拟试题三1 、下列数中最小的数是 。2 、（ ） D 的 5421BCD 是 。3 、或非门的输出完成 F= , 则多余输入端 。4 、逻辑函数 F=AB B 的最小项标准

9、式为 。5 、与 B C 相等的表达式为 。A C B C C D + 6 、函数 F=（A C）（B ） 的对偶式是 。7 、逻辑函数 C 的逻辑相邻项是 。A A C B A D C B D D ABC 9 、下列逻辑部件属于组合电路的是 。A 译码器 B 触发器 C 计数器 D 移位寄存器10 、数据分配器的功能是 。11 、逻辑函数用卡诺图化简时，四个逻辑相邻项合并可消去 。A 四个变量 B 三个变量 C 二个变量 D 一个变量12 、 JK 触发器从 0 0, 则激励端 J 、 K 的取值为 。A JK=0X B JK=X0 C JK=X1 D JK=1X13 、移位寄存器的现态为

10、1101 ，经过左移一位后，其次态为 。A 0110 或 1011 B 1011 或 1010 C 0110 或 1110 D 1101 或 001114 、 4 级触发器组成计数器，其最大进位模为 。A 5 进制 B 10 进制 C 16 进制 D 32 进制15 、 N 级触发器组成扭环形计数器，其进位模为 。 余 3BCD 码与 8421BCD 码的关系是 _ 。 F=A =_ 。 偶数个 1 相同或，其结果为 _ 。 时序电路的输出不仅与当前输入有关，而与电路过去状态 _ 。 100KH Z 输入信号输出频率 25_KH Z 为该电路的分频系数为 _ 。 写出最简与非式 ; 将函数 F

11、（ABC）= BC BCD AC+AD+ 化简为最简的与或非式。 已知组合电路如图，分析其功能。 写出函数表达式 说明功能2. 同步时序电路如图示。 写出激励方程和状态方程 列出状态迁移表 画出状态迁移图，说明功能 用四选一数据选择器实现函数 F= 写出最小项表达式 选 AC为地址，确定数据输入端Di 画出电路图2 用 74LS161组成起始态0010的十一进制计数器 列出状态转换关系 确定反馈预置函数 画出逻辑图1、D; 2、D; 3、A; 4、B; 5、D;6、A; 7、B; 8、B; 9、D; 10、C;11、C; 12、A; 13、D; 14、A; 15、A1、相邻两组代码仅有一位取值

12、不同;2、F=0; 3、0; 4、组合电路; 5、51 、圈 0 得反函数，取反即得最简“与或非式”2 、 将函数逐项移到卡诺图上 1 、 （1） （2）（3） 该电路为三变量不一致电路，即 ABC 三个不相同的输出为 1 ，否则为 0 。2 、（ 1 ）（ 2 ）1、（1）2 、 （1） 2、B; 3、B; 4、D;6、B; 7、A; 8、A; 9、B; 10、A;11、B; 12、D; 13、C; 14、C;1、1; 2、同或运算; 3、 ; 4、时序; 5、1KH Z1 、（ 1 ）四选一方程为 从图上看： A 1 =A ， A 0 =B ， D 0 =0 ， D 1 =D 2 =C ， D 3 =1代入得 （ 2 ）列出真值表该电路为三变量的多数表决器2 、（ 1 ）（ a ）（b）四、 设计题1、（1）列真值表 （2）2 、1、A; 3、C; 4、C; 8、D; 9、A; 13、B;1、8421BCD码加3等于余BCD;2、F=1; 3、F=1; 4、有关; 5、42、1 、 （1）（ 3 ）该电路功能是将输入三变量的二进制代码转换为三变量的格雷码。2 、（ 1 ） J 1 =K 1 =X （2）x=0 x=1 （3）x=0时，处于维持状态x=1时，电路为三进制加法计数器，具有自启动能力。（ 2）选AC为地址，按地址重组方程四选一方程为