加减计算器数电.docx

1、加减计算器数电洛 阳 理 工 学 院课 程 设 计 报 告 脉冲与数字电路课程名称 _简易计算器的设计设计题目 _通信工程专 业 _班 级 _学 号 _姓 名 _2013年6月21日完成日期 _课 程 设 计 任 务 书简易计算器的设计设计题目：_设计内容与要求：1.设计一个4位并行加减法运算电路，输入数为一位十进制数，且作减法运算时被减数要大于或等于减数。灯组成的七段式数码管显示置入的待运算的两个数，按键控制运算模式，运算完毕，所得结果亦用数码管显示。3.提出至少两种设计实现方案，并优选方案进行设计 指导教师： 2013年6月10日课 程 设 计 评 语 成绩： 指导教师：_ 年 月 日一、

2、设计任务及要求1.设计一个4位并行加减法运算电路，输入数为一名十进制数，且作减法运算时被减数要大于或等于减数。灯组成的七段式数码管显示置入的待运算的两个数，按键操纵运算模式，运算完毕，所得结果亦用数码管显示。3.提出至少两种设计实现方案，并优选方案进行设计二、设计方案1、电路原理方框图如下显示所置入的两个一位十进制数加法运算电路译码显示计算结果 减法运算电路开关选择运算方式置数 图1二进制加减运算原理框图 如图1所示，第一步置入两个四位二进制数（要求置入的数小于1010），如（1001）2和（0111）2，同时在两个七段译码显示器上显示出对应的十进制数9和7；第二步通过开关选择运算方式加或减；

3、第三步，假设选择加运算方式，所置数送入加法运算电路进行运算，同理假设选择减运算方式，那么所置数送入减法运算电路运算；第四步，前面所得结果通过另外两个七段译码器显示。即：假设选择加法运算方式，那么（1001）2+（0111）2=（10000）2 十进制9+7=16并在七段译码显示器上显示16.假设选择减法运算方式，那么（1001）2-（0111）2=（00010）2十进制9-7=2并在七段译码显示器上显示02.2、加减运算方案一如图2所示：通过开关S2S9接不同的高低电平来操纵输入端所置的两个一名十进制数，译码显示器U13和U15别离显示所置入的两个数。数A直接置入四位超前进位加法器74LS28

4、3的A4A1端，74LS283的B4B1端接四个2输入异或门。四个2输入异或门的一输入端同时接到开关S1上，另一输入端别离接开关S6S9，通过开关S6S9操纵数B的输入。当开关S1接低电平常，B与0异或的结果为B，通过加法器74LS283完成两个数A和B的相加。当开关S1接高电平常，B与1异或的结果为B非 ，置入 的数B在74LS283的输入端为B的反码，且74LS283的进位信号C0为1，其完成S=A+B（反码）+1，事实上其计算的结果为S=A-B完成减法运算。由于译码显示器只能显示09，因此当A+B9时不能显示，咱们在此用另一片芯片74LS283完成二进制码与8421BCD码的转换，即S9

5、（1001）时加上6（0110），产生的进位信号送入译码器U10来显示结果的十位，U11显示结果的个位。由于减法运算时两个一名十进制数相减可不能大于10，因此可不能显现上述情形，用一片芯片U11即可显示结果。3、加减运算方案二由两异或门两与门和一或门组成全加器，可实现一名二进制加逻辑运算，四位二进制数并行相加的逻辑运算可采纳四个全加器串行进位的方式来实现，将低位的进位输出信号接到高位的进位输入端，四个全加器依次串行连接，并将最低位的进位输入端接逻辑“0”，就组成了一个可实现四位二进制数并行相加的逻辑电路。通过在全加器电路中再接入两个反相器可组成一个全减器，实现一名二进制减逻辑运算，以后自低位的

6、错位信号端接到向高位借位的信号端，依次连接四个全减器，组成可实现四位二进制数并行进行逻辑减运算的电路。在两组电路置数端接开关操纵置数输入加法仍是减法运算电路，电路输出端接LED灯显示输出结果，输出为五位二进制数。4、两种方案的比较通过对两种方案的比较，为实现设计要求，第一在不计入数码管所需芯片的情形下，方案二一共需要十二个芯片，电路的连接相当复杂，产生接线错误和导线接触不良的概率大大增加，而且花费较高；而方案一一共需要七或九个芯片，且其中几个芯片只用到一两个门，相对接线较简单，容易实现。第二，方案二采纳串行进位和借位的方式来实现四位逻辑加减运算，任意一名的逻辑运算必需在前一名的运算完成以后才能

7、进行，相较而言运算速度不高；而方案一采纳的是超前进位的方式来实现四位逻辑运算的，每位的进位只有加数和被加数决定，而与低位的进位无关，它的运算速度较方案二高出很多。综上所述，方案一较方案二加倍优秀，不仅电路简单而且运算速度更快，经综合小组各设计方案，被选为小组一起方案。图2加减法运算电路图三、电路设计及器件的选择1 、译码显示电路一个七段LED译码驱动器74HC4511和一个七段LED数码显示器组成。七段LED译码驱动器74HC4511的功能表如下在74HC4511中，经前面运算电路运算所得的结果输入74HC4511的D3D2D1D0，再译码输出，最后在七段LED显示器中显示出来七段LED译码驱

8、动器74HC4511功能表七段LED译码驱动器74HC4511功能表续 图3译码显示电路2.减法电路的实现 图4减法电路图如图4所示，该电路功能为计算A-B。假设n位二进制原码为N原，那么与它相对应的补码为N补=2n-N原，补码与反码的关系式为N补=N反+1，A-B=A+B补-2n=A+B反+1-2n因为B1= B非，B0=B，因此通过异或门74LS86对输入的数B求其反码，并将进位输入端接逻辑1以实现加1，由此求得B的补码。加法器相加的结果为：A+B反+1，由于2n=24=(10000)2,相加结果与相2n减只能由加法器进位输出信号完成。当进位输出信号为1时，它与2n的差为0；当进位输出信号

9、为0时，它与2n差值为1，同时还要发出借位信号。因为设计要求被减数大于或等于减数，因此所得的差值确实是A-B差的原码，借位信号为0。3.加法电路的实现 用两片4位全加器74LS83和门电路设计一名8421BCD码加法器由于一名8421BCD数A加一名数B有0到18这十九种结果。而且由于显示的关系当大于9的时候要加六转换才能正常显示，因此设计的时候有如下的真值表：COS3S2S1S0Y数的大小84210000000没有超过900001010001002000110300100040010105001100600111070100008010010901010110需要转换010111110110

10、011201101113011101140111111510000016100010171001001810011019无关项1010002010101021101100221011102311000024由表咱们能够算出Y的表达式由前16项有（1）(2)由后10项有由（1）（2）有Y=CO+S3S2+S3S1由于用与非门比较方便因此咱们选用了与非门电路有以下两种选择：(1)(2)可是第一种方式简单因此咱们选用了第一种方式取得了如下的理论图:图5加法运算电路图4、元器件选择 加法电路器件 完成加法运算可用器件超前进位加法器74LS283或4008来实现。如图3-1-3还需用到2输入与门74LS

11、08，3TTL加法器74LS283引脚图输入或门。减法电路器件 由于没有直接做减法运算的器件，因此用加上减数的补码来完成减法运算，仍要用到74LS283或4008，如图3-1-1，只需在加法器前加上4个异或门（一片74LS86）即可。74LS86=1=1=1=1表4-2 DS18B20的温度-数据关系 四、电路仿真测试五、心得与体会六、参考文献参考文献1杨颂华、冯毛官、孙万蓉、初秀琴、胡力山，数字电子技术基础（第二版），西安电子科技大学出版社，2020年2月。2江捷，马志诚，数字电子技术基础，北京，北京工业大学出版社，2020,10,01。3阎石，数字电子技术基础（第五版），高等教育出版社，2006年。4邓元庆，加鹏，数字电路与系统设计，西安电子科技大学出版社，2003年。5王义军，数字电子技术/电气工程及其自动化，中国电力出版社，2006,01。6黄智伟，李传琦，邹其洪，基于Multisim 2001 的电子电路运算机仿真设计与分析，电子工业出版社， 2004年7月。