通信原理实验Word文件下载.docx

1、3、 7号模块 一块4、 60M双踪示波器 一台5、 频率计 一台四、 实验原理（一）基本原理同步是通信系统中一个重要的实际问题。当采用同步解调或相干检测时，接收端需要提供一个与发射端调制载波同频同相的相干载波。这个相干载波的获取方法就称为载波提取，或称为载波同步。提取载波的方法一般分为两类：一类是在发送有用信号的同时，在适当的频率位置上，插入一个（或多个）称为导频的正弦波，接收端就由导频提取出载波，这类方法称为导频插入法；另一类就是不专门发送导频，而在接收端直接从发送信号中提取载波，这类方法称为直接法。下面就重点介绍直接法的两种方法。1、 平方变换法和平方环法设调制信号为，中无直流分量，则抑

2、制载波的双边带信号为接收端将该信号进行平方变换，即经过一个平方律部件后就得到 （17-1）由式（17-1）看出，虽然前面假设了中无直流分量，但中却有直流分量，而表示式的第二项中包含有2c频率的分量。若用一窄带滤波器将2c频率分量滤出，再进行二分频，就获得所需的载波。根据这种分析所得出的平方变换法提取载波的方框图如图17-1所示。若调制信号1，该抑制载波的双边带信号就成为二相移相信号，这时 （17-2）图17-1 平方变换提取载波因而，用图17-1所示的方框图同样可以提取出载波。平方交换法提取载波方框图中的窄带滤波器若用锁相环代替，构成如图17-2所示的方框图，就称为平方环法提取载波。由于锁相环

3、具有良好的跟踪、窄带滤波和记忆性能，平方环法比一般的平方变换法具有更好的性能。因此，平方环法提取载波应用较为广泛。图17-2 平方环法提取载波2、 科斯塔斯环法科斯塔斯环又称同相正交环，其原理框图如下：图17-3 科斯塔斯环原理框图。压控振荡器输出信号直接供给一路相乘器，供给另一路的则是压控振荡器输出经90o移相后的信号。两路相乘器的输出均包含有调制信号，两者相乘以后可以消除调制信号的影响，经环路滤波器得到仅与压控振荡器输出和理想载波之间相位差有关的控制电压，从而准确地对压控振荡器进行调整，恢复出原始的载波信号。现在从理论上对科斯塔斯环的工作过程加以说明。设输入调制信号为，则 （17-3） （

4、17-4）经低通滤波器后的输出分别为：将v5和v6在相乘器中相乘，得， （17-5）（17-5）中是压控振荡器输出信号与输入信号载波之间的相位误差，当较小时， （17-6）（17-6）中的v7大小与相位误差成正比，它就相当于一个鉴相器的输出。用v7去调整压控振荡器输出信号的相位，最后使稳定相位误差减小到很小的数值。这样压控振荡器的输出就是所需提取的载波。用直接法提取载波时，发端不专门发送导频，因而效率高；而用插入导频法时，由于插入导频要消耗一部分功率，因而系统的效率降低。载波同步系统的性能除了高效率、高精度外，还要求同步建立时间快、保持时间长等。（二）电路组成本实验是采用科斯塔斯环法提取同步载

5、波的。由“PSK”输入的PSK调制信号分两路输出至两模拟乘法器（MC1496）的输入端，乘法器1（U2）与乘法器2（U5）的载波信号输入端的输入信号分别为0相载波信号与/2相载波信号。这样经过两乘法器输出的解调信号再通过有源低通滤波器滤掉其高频分量，由乘法器U4（MC1496）构成的相乘器电路，去掉数字基带信号中的数字信息。得到反映恢复载波与输入载波相位之差的误差电压Ud, Ud经过压控晶振CRY1（16.384M）后，再进入CPLD（EPM240T）进行128分频，输出 0相载波信号。五、 实验步骤1、将信号源模块和模块3、7固定在主机箱上。双踪示波器，设置CH1通道为同步源。2、将信号源模

6、块上S4拨为“1010”，将模块3上开关K3拨到“PSK”端。3、在电源关闭的状态下，按照下表进行实验连线：表10-1 载波同步提取接线图源端口目的端口连线说明信号源：PN（32K）模块3：PSK-NRZS4拨为“1010”，PN是32K伪随机码128K同步正弦波PSK载波提供PSK调制载波，幅度为4VPSK-OUT模块7：PSKIN提供载波同步提取输入4、打开电源， 观察PSK调制源状态。图10-1 128K同步正弦波图10-2（1） PSK调制信号图10-2（2） PAK调制信号的放大5、观察提取过程。观察并记录“PN”（信号源）与“TH5”（PSK调制信号和/2相载波相乘滤波后的波形）的

7、波形。用示波器CH1接信号源“PN”，CH2接模块7“TH5”。调节电位器W1，使“TH5”点输出清楚稳定的波形。如果示波器两路信号反向，按模块7上的复位开关S1使其同相。图10-3 “TH5”点输出清楚稳定的波形（CH1是32 kb/s PN基带信号，CH2是PSK调制信号和/2相载波相乘滤波后的波形）继续按表中顺序观察解调过程，“载波输出”点输出的信号就是从输入的PSK调制信号中提取出来的0相载波，率为128KHz。图10-4 0相鉴相输出波形（CH1是32 kb/s PN基带信号，CH2是PSK调制信号和0相载波相乘滤波后的波形）图10-5 误差电压图10-6（1） 16.384MHZ振

8、荡输出图10-6（2） 16.384MHZ振荡输出的放大波形分析：本实验都是根据选定的误差范围来选择振荡频率，相对误差对解调有影响，根据误差公式te=Ts/N可得，当Nfs=16.384MHZ时，te=610-8 ； 而当Nfs=128MHZ时，te =7.810-6可以看出精度变小，然而实验是要提取128K的载波，16.384M经CPLD进行128K分频后，得到的频率刚好是128K，所以会选择16.384MHZ。图10-7 0相（载波输出端）和/2相载波（正交载波端）（CH1是128K 的“0”相载波，CH2是128K的“/2”相载波）在科斯塔斯环环路中，误差信号是由低通滤波器及两路相乘提供

9、的。两路相乘器的输出均包含有调制信号，两者相乘以后可以消除调制信号的影响，经环路滤波器得到仅与压控振荡器输出和理想载波之间相位差有关的控制电压，这样输出的解调信号再通过有源低通滤波器滤掉其高频分量，由乘法器构成的相乘器电路，去掉数字基带信号中的数字信息。得到反映恢复载波与输入载波相位之差的误差电压Ud, Ud经过压控晶振后，再进入CPLD进行128分频，输出 0相载波信号。6、实验结束关闭电源，拆除连线，整理实验结果完成实验报告。六、 实验总结（心得体会）这次实验我们解决了数字通信中的一个大问题，就是同步，我们体会到了同步信号的加入与提取，让我们了解到了更多课本上没有的东西。感受很深。实验十一

10、 位同步提取实验实验目的1、 掌握用滤波法提取位同步信号的原理及其对信息代码的要求。2、 掌握用数字锁相环提取位同步信号的原理及其对信息代码的要求。3、 掌握位同步器的同步建立时间、同步保持时间、位同步信号同步抖动等概念。二、实验内容1、 观察滤波法提取位同步信号各观测点波形。2、 观察数字锁相环的失锁状态和锁定状态。3、 观察数字锁相环锁定状态下位同步信号的相位抖动现象及相位抖动大小与固有频差的关系。4、 观察数字锁相环位同步器的同步保持时间与固有频差之间的关系。三、实验器材2、 号模块 一块3、 号模块 一块5、 频率计（选用） 一台四、实验原理数字通信中，除了有载波同步的问题外，还有位同

11、步的问题。接收端必须产生一个用作抽样判决的定时脉冲序列，它和接收码元的终止时刻应对齐。我们把接收端产生与接收码元的重复频率和相位一致的定时脉冲序列的过程称为码元同步或位同步，而称这个定时脉冲序列为码元同步脉冲或位同步脉冲。实现位同步的方法也和载波同步类似，可分插入导频法和直接法两类。这两类方法有时也分别称为外同步法和自同步法。数字通信中经常采用直接法，这种方法是发端不专门发送导频信号，而直接从数字信号中提取位同步信号的方法。下面我们着重介绍自同步法。采用自同步法实现位同步首先会涉及两个问题：（1）如果数字基带信号中确实含有位同步信息，即信号功率谱中含有位同步离散谱，就可以直接用基本锁相环提取出

12、位同步信号，供抽样判决使用；（2）如果数字基带信号功率谱中并不含有位定时离散谱，怎样才能获得位同步信号。数字基带信号本身是否含有位同步信息与其码型有密切关系。应强调的是，无论数字基带信号的码型如何，数字已调波本身一般不含有位同步信息，因为已调波的载波频率通常要比基带码元速率高得多，位同步频率分量不会落在数字已调波频带之内，通常都是从判决前的基带解调信号中提取位同步信息若单极性二进制矩形脉冲信号的码元周期为Ts，脉冲宽度为，则NRZ码的 Ts，则NRZ码除直流分量外不存在离散谱分量，即没有位同步离散谱分量1/Ts；RZ码的满足0Ts，且通常占空比为50，此时的RZ码含有n为奇数的n/ Ts离散谱

13、分量，无n为偶数的离散谱分量，这就是说，RZ码含有位同步离散谱分量。显然，为了能从解调后的基带信号中获取位同步信息，可以采取两种措施：（1）如原始数字基带码为NRZ码，若传输信道带宽允许，可将NRZ码变换为RZ码后进行解调；（2）如调制时基带码采用NRZ码，就必须在接收端对解调出的基带信号进行码变换，即将NRZ码变换成RZ码，码变换过程实质上是信号的非线性变换过程。本实验采用用有滤波法和数字锁相法提取位同步时钟。1、 滤波法已经知道，对于不归零的随机二进制序列，不能直接从其中滤出位同步信号。但是若对该信号进行某种变换，例如，变成归零脉冲后，则该序列中就有的位同步信号分量。经一个窄带滤波器，可滤

14、出此信号分量，再将它通过一移相器调整相位后，就可以形成位同步脉冲。这种方法的方框图如图18-1所示，它的特点是先形成含有位同步信息的信号、再用滤波器将其滤出。图18-1 滤波法原理图图18-2 基带信号经微分、整流波形图18-1原理图中的波形变换在实际应用中可以是一微分、整流电路，经微分整流后的基带波形如图18-2所示。这里，整流输出的波形与图18-1中波形变换电路的输出波形有些区别，这个波形同样包含有位同步信号分量。本实验用滤波法只能提取8KHz时钟信号。2、 锁相法位同步锁相法的基本原理和载波同步的类似。在接收端利用鉴频器比较接收码元和本地产生的位同步信号的相位，若两者相位不一致（超前或滞

15、后），鉴相器就产生误差信号去调整位同步信号的相位，直至获得准确的位同步信号为止。前面讨论的滤波法原理图中，窄带滤波器可以是简单的单调谐回路或晶体滤波器，可以是锁相环路。我们把采用锁相环来提取位同步信号的方法称为锁相法。下面介绍在数字通信中常采用的数字锁相环法提取位同步信号的原理。数字锁相环（DPLL）是一种相位反馈控制系统。它根据输入信号与本地估算时钟之间的相位误差对本地估算时钟的相位进行连续不断的反馈调节，从而达到使本地估算时钟相位跟踪输入信号相位的目的。DPLL 通常有三个组成模块： 数字鉴相器（DPD）、数字环路滤波器（DLF）、 数控振荡器（DCO）。下面就对数字锁相环的各个组成模块的

16、详细功能、内部结构及对外接口信号：超前滞后型数字鉴相器 与一般DPLL 的DPD的设计不同，位同步DPLL 的DPD需要排除位流数据输入连续几位码值保持不变的不利影响。LLDPD为二元鉴相器，在有效的相位比较结果中仅给出相位超前或相位滞后两种相位误差极性， 而相位误差的绝对大小固定不变。LLDPD通常有两种实现方式： 微分型LLDPD和积分型LLDPD。积分型LLDPD具有优良的抗干扰性能，而它的结构和硬件实现都比较复杂。微分型LL DPD 虽然抗干扰能力不如积分型LLDPD， 但是结构简单，硬件实现比较容易。本实验采用微分型LLDPD， 将环路抗噪声干扰的任务交给DLF模块负责。数字环路滤波

17、器（DLF）DLF用于滤除因随机噪声引起的相位抖动，并生成控制DCO 动作的控制指令。本实验实现的DLF内部结构及其对外接口信号如图18-6所示。图18-6 DLF模块内部结构与对外接口信号滤波功能用加减计数逻辑CntLgc实现，控制指令由比较逻辑CmpLgc生成。在初始时刻，CntLgc被置初值M/2。前级LLDPD模块送来的相位误差PhsDif在CntLgc中作代数累加。在计数值达到边界值0或M后，比较逻辑CmpLgc将计数逻辑CntLgc同步置回M/2，同时相应地在Deduct或Insert引脚上输出一高脉冲作为控制指令。随机噪声引起的LLDPD相位误差输出由于长时间保持同一极性的概率极

18、小，在CntLgc中会被相互抵消，而不会传到后级模块中去，达到了去噪滤波的目的。计数器逻辑CntLgc的模值M 对DPLL的性能指标有着显著地影响。加大模值M，有利于提高DPLL的抗噪能力，但是会导致较大的捕捉时间和较窄的捕捉带宽。减小模值M 可以缩短捕捉时间，扩展捕捉带宽，但是降低了DPLL的抗噪能力。根据理论分析和调试实践，确定M为1024，图中计数器数据线宽度w可以根据M确定为10。数控振荡器（DCO）DCO的主要功能是根据前级DLF模块输出的控制信号Deduct和Insert生成本地估算时钟ClkEst，这一时钟信号即为DPLL恢复出来的位时钟。同时，DCO还产生协调DPLL内各模块工

19、作的时钟，使它们能够协同动作。要完成上述功能，DCO 应有三个基本的组成部分：高速振荡器（HsOsc）、相位调节器（PhsAdj）、分频器（FnqDvd），如图18-7所示。图18-7 DCO模块内部结构与对外接口信号高速振荡器（HsOsc）提供高速稳定的时钟信号Clk，该时钟信号有固定的时钟周期，周期大小即为DPLL 在锁定状态下相位跟踪的精度，同时，它还影响DPLL 的捕捉时间和捕捉带宽。考虑到DPLL 工作背景的要求，以及尽量提高相位跟踪的精度以降低数据接收的误码率，取HsOsc输出信号Clk频率为所需提取位时钟信号的16倍。若取HsOsc输出信号Clk64MHz的周期为15.625ns

20、，即高速振荡器HsOsc的振荡频率为64MHz。PhsAdj在控制信号Deduct和Insert上均无高脉冲出现时，仅对Osc输出的时钟信号作4分频处理，从而产生的Clk16MHz时钟信号将是严格16MHz 的。当信号Deduct 上有高脉冲时，在脉冲上升沿后，PhsAdj会在时钟信号Clk16MHz的某一周期中扣除一个Clk64Mhz时钟周期，从而导致Clk16MHz时钟信号相位前移。当在信号Insert上有高脉冲时，相对应的处理会导致Clk16MHz时钟信号相位后移。下图为相位调节器单元经功能编译仿真后的波形图。图18-8 DCO模块相位调节器PhsAdj单元输入输出关系引入分频器FnqD

21、vd的目的主要是为DPLL中DLF模块提供时钟控制，协调DLF与其它模块的动作。分频器FnqDvd用计数器实现，可以提供多路与输入位流数据有良好相位同步关系的时钟信号。在系统中，分频器FnqDvd提供8路输出ClksSyn7.0。其中，ClksSyn1即为本地估算时钟ClkEst，也即恢复出的位时钟；ClksSyn0即为DLF模块的计数时钟ClkCnt，其速率是ClkEst的两倍，可以加速计数，缩短DPLL 的捕捉时间，并可扩展其捕捉带宽。1、将信号源模块和模块6、7固定在主机箱上。2、将信号源模块上S5拨为“1100”，选8KNRZ码。拨动拨码开关S1、S2、S3，使“NRZ”输出的24位N

22、RZ码设置为01110010 01011001 10101010（开关拨上为1，发光二极管亮；拨下为0，发光二极管灭），模块6上拨码开关S1选HDB3码方式。3、电源关闭状态下，按照下表完成实验连线：表11-1 位同步提取连线图NRZ（8K）模块6：NRZIN8KNRZ码基带传输信号输入CLK2（8K）BS提供编译码位时钟DOUT1IN-A电平变换A路编码输入DOUT2IN-B电平变换B路编码输入HDB3/AMI-OUTHDB3/AMI-IN电平反变换输入OUT-ADIN1电平反变换A路编码输出OUT-BDIN2电平反变换B路编码输出输入滤波法同步提取输入位同步输出BSR提取的位同步输入4、打

23、开电源，观察实验前提环境波形。图11-1 8K编译码位时钟图11-2 HDB3码输出图11-3 HDB3的“-1”码图11-4 HDB3的“+1”码接受端在接受信息的时候，需要根据数字信号的同步脉冲来判断每一位的开始，实验中使用的是单极性不归零码，但不归零码是无法直接获得同步脉冲的。所以必须通过转换，从收到的信息中提取出同步脉冲。从图中可以看出，HDB3码的“+1”,“-1”码可作为位同步时钟。所以我们可以借助HDB3 的特性来提取位同步脉冲。用示波器观察比较模块7上“位同步输出”（滤波法提取的位同步信号）的波形和模块6上的NRZIN信号（基带信号），调节W2（调节比较器的判决电平），使得二者

24、同步，得到稳定的位同步输出波形。方法：用示波器CH1接基带信号NRZIN， CH2接“位同步输出”。图11-5 “TH9”微分波形（CH1是8K基带信号的HDB3码，CH2是HDB3码微分波形）图11-6 全波整流输出（CH1是HDB 3码微分波形，CH2是全波整流输出）图11-7 低通输出的8K振荡信号（CH1是全波整流输出，CH2是由8K全波整流脉冲产生的振荡信号）从图中可以看到，微分之后的波形有的顶部失真，这是由于它对应的HDB3码是由-1跳变到+1，而由微分的定义可知，微分波形幅度会很大，由于电路的限流作用，导致顶部失真。对于不归零的随机二进制序列，不能直接从其中滤出位同步信号。但是若

25、对该信号进行某种变换。实验中通过借助HDB3码来提取同步信号，首先进行变形变换，然后通过微分，整流，就是为了得到我们所需的从而得到我们需要的位同步信号。观察记录提取的位同步信号，示波器CH1接基带信号NRZIN， CH2接BSR。图11-8 提取的位同步信号（CH1是8K NRZ，CH2是提取的位同步信号） 在对非归零码提取同步信号的时候，首先应该将信号变成其他形式的信号，例如变成归零脉冲后，则该序列中就有这种方法的特点是先形成含有位同步信息的信号、再用滤波器将其滤出。从而得到我们需要的位同步信号。滤波法原理图5、实验结束关闭电源，拆除实验连线。在这一个月时间里，我们在学习通信原理理论课的同时

26、，做了四次实验，在实验中我们从开始了解试验箱的使用，熟练对示波器的调试，到动手开始做，然后与组员讨论各种实验现象并积极向老师请教疑难问题，最后大家围坐一起讨论各自遇到的问题，我们对课上所学内容有了一次巩固和加强。在第一次实验中让我们了解到了抽样的方法与种类，有自然抽样和平定抽样。自然抽样的顶部保留了原始信号的原始信息，而平顶抽样则在顶部保持原有波形，一般可由抽样保持电路来实现。试验中我们观测到了两种抽样的PAM输出波形。并且通过改变抽样频率，保持原始信号频率的方法来验证了大二信号与系统里面所学的抽样定理。在不满足抽样定理的情况输出的波形显然不能回复原信号，这就验证了抽样定理。最后还对音频信号进

27、行了抽样，然后改变不同的抽样频率，从1KHZ 到32KHZ不同的频率抽样，对比最终还原出的音乐。我们能够清晰的分辨出抽样频率越大，声音越清晰。在8KHZ之后声音就几乎听不见杂音了。从视觉上还是从听觉上我们都感受到了抽样定理，与通过抽样脉冲来完美的还原信号的整个过程，实验让我感受颇深。第二次做了脉冲编码和时分复用，这个是通信领域中最有实际意义的，因为通过时分复用技术我们可以完成对多路信号的同时传输。试验中也遇到了不少的困惑，对实验步骤的不理解和波形的不懂。还有各种时隙的波形分析都在实验中体现的淋漓尽致。第三次做了数字信号的编码调制，从模拟转换到数字。有许多共同点，但也有很多不同之处。数字信号中虽

28、然只有“0”“1”两种波形，但是不同时候出现的“0”“1”却有不同的含义，数字信号中首先要解决的就是同步信号的加入与提取问题，因为同步信号意味着一个信号的开始，接收端是以同步信号来开始接收的，假如同步时钟出问题可能导致所以的信号都出现问题。实验中我们深切的了解到了同步的作用。最后一次实验则就是各种同步信号的提取于加入，同时观察不同时候的波形，这次实验我们亲身体验了同步新号的产生原理与过程，加深了对它的理解，收获很大。 在每次实验过程中我们都会遇到一些不懂的问题，通过老师的辅导与解答让我对这些知识有了深一层的认识。在实验中不比在书本上，元器件难免不理想，这都是对我们成功完成实验的一个障碍，也同时是锻炼我们真功夫的好机会。每每在实验的最后，老师都会组织我们所有同学提出对实验过程中的一些问题及相关解答。在与同学们和老师的互动中，我感受到了实验带给我们的益处，从中我们学到了课本上所不能学到的东西，我们应该抓住每一次实验的机会，积极加强自身的动手能力，今后才能在通信领域取得更好的成绩MC 通信工程0901