1、 F4,F3,F2,F1 PIN 15,16,17,18; 输出脚定义EOUATIONS /逻辑描述部 F1=A1&B1; &表示“与”运算 F2=A2#B2; #表示“或”运算 F3=!(A3&B3); !表示“非”运算 F4=!(A4#B4); F5=A5$B5; $表示“异或”运算 F6=(A6!$B6);!$表示“同或”运算TEST_VECTIORS (A1,B1,A2,B2,A3,B3,A4,B4,A5,B5,A6,B6-F1,F2,F3,F4,F5,F6) INPUT OUTPUT0,0,0,0,0,0,0,0,0,0,0,0-0,0,1,1,0,1 0,1,0,1,0,1,0,1
2、,0,1,0,1-0,1,1,0,1,0 1,0,1,0,1,0,1,0,1,0,1,0-1,1,1,1,1,1,1,1,1,1,1,1-1,1,0,0,0,1END BASIC-GATES 例4 带三态控制的四输入与非门P153 例2 一个带三态控制的四输入与非门的ABLE-HDL模块源程序如下:MODULE GAL5 /模块GAL5开始able input file /标题语句 U05 DEVICE P16V8C /器件说明:U05为P16V8C a,b,c,d PIN 2,3,4,5; /输入管脚说明 f PIN 12; /输出管脚说明 ENB PIN 6; / 三态控制说明 h,1,x
3、,z=1,0,.x.,z.; /常量定义,便于向量测试使用EQUATIONS /逻辑方程描述部 f=!(a&b&c&d); Enable f=enb;TEST_VECTORS(end,a,b,c,d-f) /测量向量部 h,0,.x.,.x.,.x.-1; /.x.表示任意态(0或1) h,.x.,0.x.,.x.- h,.x.,.x.,0,.x.- h,.x.,.x.,.x.,0- h,1,1,1,1-0; 1,x,x,x,x-z; /Z 表示高阻态输出END GAL5 /模块GAL5结束 例5 2位计数器P153 例3 描述一个2位计数器的ABLE_HDL模块源程序如下:MODULE co
4、unter /头部Two bits Counter Block ;DECLARATIONS /说明部Input Clock PINCLR PINOutput q0,q1 PINISTYPE regEQUATIONS /逻辑描述部 q0.clk=clock; q1.clk=clock; q0.AR=CLR; q1. AR=CLR; q0:=!q0; q1:q1&q0 # q1&!END coubter / 结束部例6 2位计数器实验的测试向量(CLR, Clock: q0,q1)0, .C. : .x.,.x.;1, .C. :例7 4位二进制加法计数器P156 例4 用基本表达形式描述一个4位
5、二进制加法计数器。解 EQUATIONS COUNT.CLK=CLK; COUNT.AR=CLR; COUNT:=(COUNT.FB)&CAI#(COUNT.FB+1)&CAI; CAO=Q3.Q&Q2.Q&Q1.Q&Q0.Q&CAO;例8 状态图的设计P124 例10 采用GAL 16V8器件,用状态图方式描述图4.24所示的状态图,用ABLE-HDL语言写出设计源文件。解 该状态机具有四个状态。在时钟的作用下,该状态机由一个状态转到下一状态。状态机在这四个状态之间轮流转换。状态机的状态由A、B寄存器定义,在AB=01时,输出信号Y为0,其余情况下,输出Y=1. 首先要定义状态名,状态名由寄
6、存器A、B的二进制码定义: S0=b00; S1=b01; S2=b10; S3=b11.其状态图如图4.24所示。然后用状态机语言描述该状态图的转换。下面只写出设计的核心部分:DECLARATIONS STATEMA=A,B; STATE0=0,0; STATE1=0,1; STATE2=1.0; STATE3=1,1;STATE_DIAGRAM STATE STATE 0:Y=1; GOTO STATE 1 STATE STATE 1 :Y=0; GOTO STATE 2 STATE STATE 2: GOTO STATE 3 STATE STATE 3: GOTO STATE 0;P15
7、6 例5 用条件转移方程形式描述例4的4位二进制加法计数器。解 EOUATIONS WHEN ! CAI THEN COUNT:=COUNT.FB ; ELSE COUNT:=COUNT.FB+1P157 例6 描述一个具有使能端的异或门。 TRUTH_TABLE IN IC5 (EN,A,B-C) 0,.x.,.x.-.z.; /使能端关闭,输出高阻态 1,0,0-0; 1,0,1-1; 1,1,0- 1,1,1-P157 例 7 描述一个简单的状态机。 TRUTH_TABLE IN IC6 (A,B:C,D-Y) 0,0:0,1- 0,1:1,0- 1,0:1,1- 1,1:0,0-P15
8、7 例 8 用状态图发描述例 7的逻辑。解 从例 7分析知,该状态机由4个状态,在时钟作用下,状态机在四个状态之间轮流装换。状态机的状态由A,B两个寄存器(触发器)定义,在A,B分别为0,1时输出信号Y=0,其余为1.如图所示。首先定义状态名,状态名由寄存器A,B的二进制码定义:S0=b00; S3=b11 DECLARATIONSy=1;y=0;P158 例9 用状态图法描述下图所示的状态机。解 我们使用条件转移语句CASE。CASE的转移条件是:满足条件时为下一状态表达式。在一个CASE语句中,可并列若干转移条件和状态表达式,但必须保证转移条件的互斥性。STATE S0; CASE K=0
9、:S0; K=1:S1; END CASE STATE S1;S2;STATE S2;S3;STATE S3;例9 层次说明举例P171 例7 层次说明举例为了解释层次说明,下面举个简单的的例子。底层模块有2个,一个是3个输入端,1个输出端的与门AND1,另一个是2个输入端,1个输出端的或门OR1。高层模块AND_OR_INVERT是一个与或非门,它将2个3与门或起来后求反。高层模块:MODULE AND_OR_INVERT1WIDE AND_OR_INVERT GATESDeclarations /说明部 AND INTERFACE(ia1,ia2,ia3-oa1); /与门接口说明 AND
10、_1functional_block AND; /与门例化1 AND_2functional_block AND; /与门例化2OR INTERFACE(ib1,i2-ob1) /或门接口说明 OR1_1 functional_block OR1; /或门例化I1,i2,i3,i4,i5,i6,o1 PIN AND1_1.ia1=i1; AND1_1.ia2=i2; AND1_1.ia3=i3; AND1_2.ia1=i1; AND1_2.ia1=i2; AND1_2.ia1=i3; OR1_1.ib1=AND1_1.oa1; OR2_1.ib2=AND1_2.oa1; O1=!OR1_1.o
11、b1;END AND_OR_INVERT;低层模块1 与门MODULE AND1INTERFACE(ia1,ia2,ia3-3 inputs AND gateia1,ia2,ia3,oa1 pin;Oa1=ia1&ia2&ia3;End AND1低层模块2 或门MODULE OR1 /省略INTERFACE语句2 inputs OR gateib1,ib2,ob1 PIN; /说明部,省略了DECLARATIONS关键字Ob1=ib1#ib2;END OR1例10 电子琴 (1)顶层模块piano的ABEL语言源文件MODULE piano/ lower module declarationv
12、alue interface (d1.d7,di - right); value_0 functional_block value;/ inputclock pin 11; / 时钟输入 100KHzd1,d2,d3,d4 pin 9,40,36,3; / 琴键d5,d6,d7,di pin 29,10,16,43;/ outputmu pin 38 istype / 音频输出/ nodemu2 node; mu0,mu1 node;q0.q7 node istype ; / 多模计数器q = q7.q0;d = di,d7.d1;EQUATIONSvalue_0.di,d7.d1 = d;/
13、 多模计数器,模191、模170、模151、模143、模128、模114、模101、模97q.clk = clock;q := ( q+1) & !mu2 & value_0.right; mu0 = (q = 190) & (d1 = 1) # (q = 169) & (d2 = 1) # (q = 150) & (d3 = 1) # (q = 142) & (d4 = 1);mu1 = (q = 127) & (d5 = 1) # (q = 113) & (d6 = 1) # (q = 100) & ( d7 = 1) # (q = 96) & (di = 1);mu2 = mu0 # m
14、u1;mu.clk = mu2; / 二分频计数器mu := !mu;(2)底层模块value的ABEL语言源文件:MODULE valued1.d7,di pin; / 琴键1,2,3,4,5,6,7,i right pin; / 为1 表示当前按键有效right0,right1 node;d=d1.d7,di;right0 =(d = b00000001)#(d = b00000010)#(d = b00000100)#(d = b00001000);right1 =(d = b00010000)#(d = b00100000)# d = b01000000)#(d = b10000000
15、);right = right0 # right1; / 为1 表示当前按键有效例11 P178 例11 名位Sequence的状态机源文件举例。标示符A,B和C规定了各个状态。这些标示符在说明部中赋予十进制的常量值,即为代表各状态的状态寄存器规定了位置。A,B,C只是标示符,并不代表状态机的位值情况。它们说明的值才为每个状态定义了状态寄存器的值;A=0,B=1,C=2.MODULE Sequencestate machin example Sequence device p16r4 q1,q0 pin 14,15 istype cock,enab,start,hold,reset pin 1
16、,11,4,2,3;Halt pin 17 istype In_B,in_C pin 12,13 istype comSreg =q1,q0;State ValueA=0; B=1; C=2; q1,q0,halt.clk=clock; q1,q0,halt.oe=!enab;State_diagram sreg;State A:Hold in state Auntil start is active i_B=0; In_C=0;IT (start&reset) THEN B WITH halt:=0;ELSE A WITH halt:=halt.fb;State B:Advance to s
17、tate C unless reset isactive i_B=1;or hold is active.turn on halt indicatorif resetIT (reset) THEN A WITH halt:=1;ELSE if(hold) THEN B WITH halt:ELSE C WITH halt:State C Go back toAunless hold is activeReset overrides hold In_C=1;reset) THEN C WITH halt:END Sequence例12 P179 例12 三选一多路器测试向量的具体例子。MODUL
18、E mux12T412 to multiplex A0.a3,b0.b3,c0.c3,s1,s0,y0,y3 pin;H=1,1,1,1;L=0,0,0,0;X=.X.;slect=s1,s0;Y=y3.y0;A=a3.a0;B=b3.b0;C=c3.c0; WHEN(select=0)THEN y=a; WHEN(select=1)THEN y=b; WHEN(select=2)THEN y=c; WHEN(select=3)THEN y=c;TEST_VECTORS(select,a,b,c-y)0,1,x,x- 0,10,H,L -10; 0,5,H,L-5; 1,H,3,H-3; 1,10,7,H-7; 0,L,15,L-15; 2,L,L,8-8; 2,H,H,9-9; 2,LL,1- 3,H,H,0- 3,L,L,9- 3,H,L,0-END mux12T4三、分频原理100k Hz / 262Hz = 382 100k Hz / 191 = 524Hz524 Hz / 2 = 262Hz分频原理N 分频二分频
copyright@ 2008-2022 冰豆网网站版权所有
经营许可证编号:鄂ICP备2022015515号-1