电子课程设计自动循环计数器文档格式.docx

1、自动循环计数器1、设计目的：1.熟练掌握计数器的应用。2.加深对加减循环计数和显示电路的理解。2、内容及要求：1.用集成计数器实行 39 自动循环计数。2.电路能实现 39 加法和 3 9 减法循环计数。3方案的总体思路根据题目要求，系统可以划分为以下几个部分，基本思想如下：1、译码显示电路部分：计数器输出结果的数字显示2、单脉冲产生部分：功能是由它产生单个脉冲，为循环计数部分提供计数脉冲。3、电源部分，由它向整个系统提供 +5V 电源。4、加 /减控制循环电路部分：实现加 /减循环计数器功能由控制部分完成。完成 3-9 加或者减的可逆计数运算。系统方框图如图 1 所示。译码、驱动、显示电源部

2、分BCD39 循环可逆计数加、减控制部分 单脉冲产生部分图 1 3 9 加 /减可逆自动循环计数器系统方框图4、单元电路的设计、参数计算、器件选择及介绍4.1 、译码驱动显示部分方案一：采用 74LS47 TTL BCD 7 段高电平有效译码 /驱动器，数码管需选用共阳极数码管。方案二：采用 74LS48 TTL BCD 7 段译码器 /内部上拉输出驱动。确定方案：由于 74LS48 输出是高有效且 74LS48 不需要外接电阻。，故采用 74LS48 ，所以显示数码管选用 LTS547R 共阴极数码管。元器件型号的选择及参数计算：数码管 LTS547R ，译码 /驱动器 74LS48 ；限流

3、电阻的计算，数码管压降一般为 1.82.2V ，工作电流 1020mA ，经查资料，静态显示时 10 mA 亮度相当可观，所以限流电阻 R1R7=（5V-2V）/10mA=300 ,功率为 0.012 300=0.03W, 故电阻选用 R1R7=300 （1/16W ）。图 2 74LS48 引脚图LT 灯测试输入使能端。当 LT 0 时，译码器各段输出均为高电平，显示器各段亮，因此， LT 0 可用来检查 74LS48 和显示器的好坏。RBI 动态灭零输入使能端。在 LT 1 的前提下，当 RBI 0 且输入 BDCA000 时，译码器各段输出全为低电平，显示器各段全灭，而当输人数据为非零数

4、码时，译码器和显示器正常译码和显示。 利用此功能可以实现对无意义位的零进行消隐。BI 静态灭零输入使能端。只要 BI 0，不论输入 BDCA 为何种电平，译码器 4 段输出全为低电平，显示器灭灯 （此时 /BI RBO 为输入使能 ）。RBO 动态灭零输出端。在不使用 BI 功能时， BI RBO 为输出使能。该端主要用于多个译码器级联时， 实现对无意义的零进行消隐。 实现整数位的零消隐是将高位的 RBO 接到相邻低位的 RBI ，实现小数位的零消隐是将低位的 RBO 接到相邻高位的 RBI 。74LS48 引脚功能表七段译码驱动器功能表如表 1表 1 74LS48 引脚功能表七段译码驱动器功

5、能表十进输入输出BI/R数或LTRBIDCBABOabcdefg功能H0000x000100100011010050101011001118100091001BIx x x xL数码管显示原理见图 5。图 3 共阴 /共阳极数码管内部电路图 图 4 共阴极数码管管脚图DCBASBI/RBOR1R714300 101510111213dpV CC16+5VGND3（8）图 5 译码驱动显示电路4.2 、 单脉冲产生部分V C Cv IC extR extRR DOtv C+5VR extR int V CCextVv I1v OVC CC CvvCvov I25 55IA 174121vOA 2

6、0 .0 1 Ft WC 1t 0t1（ a ）（ b）（a） 555 定时器产生单脉冲（ b）单稳态触发器 74LS121 产生单脉冲&3 Q1kS1+5 R1V R2（c）RS 触发器产生单脉冲用集成 555 定时器产生单脉冲见图。图 （a）用 TTL 集成单稳态触发器 74LS121 。图 （b）方案三：用 74LS00 四2 输入与非门与手动开关。图 （c）用 74LS00 中的两个与非门构成基本 RS 触发器，手动开关反复波动一次，则触发器输出端将产生一个计数脉冲用 74LS00 四 2 输入与非门与手动开关。数据参数：经查阅资料电阻为 1 千欧。单脉冲产生电路 PCB 图（如图 6

7、）图 6 单脉冲产生电路 PCB 图单脉冲产生电路 PCB 图 3D 图如图 7图 7 单脉冲产生电路 PCB 图 3D 图4.3 、电源部分直流稳压电源主要由变压器、整流电路、滤波电路、稳压电路组成。采用稳压二极管稳压，主要优点是简单；缺点是稳压二极管的稳压值离散性较大，限流电阻的阻值和功率计算比较繁琐。采用三端集成稳压器，三端集成稳压器系列齐全，稳压效果好，性能可靠，使用也非常方便。比较方案一和方案二，考虑到数据的准确性和稳定性，决定采用方案二。整个系统 IC 均由 74 系列的相关芯片组成，故系统只需单一 +5V 电源。三端集成稳压器：选用 L7805CV ；变压器：经过全波整流后 78

8、05 的输入电压约为 U2 1.2 ；由于 7805 的输入电压范围是 7V-15V ，采用 220V/9V（3W） 小型变压器，则 7805 的输入电压范围是 91.2 11V ，满足 7805 输入电压的要求。整流桥：选择 2W10/2A 桥， C1 、C2 、C3 、C4 为滤波电容， C1 、C2 采用电解电容， C1= 1000 F/16V ，C2= 1000 F/10V ， C3、 C4 为高频滤波电容， C3=0.33 F ， C4=0.1 F。电源部分电路图，见图 8。7805D4D1C1C3C2C4u2200.33 F1000 F/10V0.1 F1000 F/16VD3D2

9、图 8 电源部分电路图图 9 电源部分 PCB 图图 10 电源部分 PCB 图 3D 图4.4 、控制部分及循环加减计数部分 74HC138 作为数据分配器。 74LS138 作为数据分配器。 74LS138 作为加减控制器。74LS138 引脚如图 11图 11 74LS138 引脚图74LS138 逻辑功能表如表 2表 2 74LS138 逻辑功能表可逆计数器单元用两块 74LS73 ，74LS04 ，两块 74LS08 组成异步二进制加减计数器 74LS192 TTL 可预置 BCD 双时钟可逆计数器。 74LS191TTL 同步加 /减计数器方案三 74LS1901TTL 同步加 /

10、减计数器（ 1）集成十进制同步加减计数器 CT74LS191 ，逻辑功能示意图见图 12 。图 12 逻辑功能示意图LD 为异步置数控制端 CT 为计数控制端Do-D3 为并行数据输入端 Q0-Q3 为输出端U 为加 /减计数方式控制端 CO / BO 为进位输出 /借位输出端RC 时钟输出端（2） 74LS191 功能表见表 3表 3 4LS191 功能表（ 3）加减计数部分仿真电路如图 13图 13 加减计数部分仿真电路加减计数部分 PCB 图如图 14图 14 加减计数部分 PCB 图加减计数部分 PCB 图 3D 图如图 15图 15 加减计数部分 PCB 图 3D 图5、总体电路设计

11、图、工作原理及元器件清单（1）总体仿真电路图如图 16图 16 总体仿真电路图（ 2）总体电路 PCB 图图 17 总体电路 PCB 图（ 3）总体电路 PCB 图 3D 图如图 18图 18 总体电路 PCB 图 3D 图（ 4）工作原理介绍：由单脉冲产生单元产生的计数脉冲送至 74LS191 的 CP 端，做加法时，190的 D / U 端需接地，通过手动开关 S1 实现。加法计数当加过 9 时，在 CR / CO 端将发出一个进位正脉冲， 9 再加 1 按照题目要求应该变成 3；做减法时按照题目要求 3 减 1 应该变成 9，在此利用开关 S1 将预置数据 3（ 0011 ）或 9（ 1001 ）选择一个数据送给 191 的预置数据端 DCBA ，实现的方法是，将加 9 后产生的正脉冲反相后与减法时减到 2 由 138 译码得到的负脉冲进行或运算送至191 的L 端，从而使 191 进入数据传送状态从而实现 3 变 9（ 5）元器件清单表如表 4表 4 元器件清单表类别编号型号及参数功能及类别集成电路U674LS00四 2 输入端与非门表 4元器件清单表（续表）U474LS04六反相器U574LS1383-8 线译码器U274LS191BCD 同步加 /减计数器U374LS484 线-7 段译码器