计算机组成原理试题Word格式文档下载.docx

1、两个通用寄存器7当前的CPU由（B）组成。控制器控制器、运算器、cache运算器、主存控制器、ALU、主存8流水CPU是由一系列叫做“段”的处理部件组成。和具备m个并行部件的CPU相比，一个m段流水CPU的吞吐能力是（具备同等水平不具备同等水平C小于前者D大于前者9在集中式总线仲裁中，（）方式回应时间最快。独立请求计数器定时查询菊花链10CPU中跟踪指令后继地址的寄存器是（地址寄存器指令计数器程序计数器指令寄存器11从信息流的传输速度来看，（）系统工作效率最低。单总线双总线C三总线多总线12单级中断系统中，CPU一旦回应中断，立即关闭（C）标志，以防止本次中断服务结束前同级的其他中断源产生另一

2、次中断进行干扰。中断允许中断请求中断屏蔽DMA请求13安腾处理机的典型指令格式为（A）位。32位64位41位48位14下面操作中应该由特权指令完成的是（设置定时器的初值从用户模式切换到管理员模式C开定时器中断关中断15下列各项中，不属于安腾体系结构基本特征的是（超长指令字B显式并行指令计算C推断执行超线程二、填空题（每小题2分，共20分）字符信息是符号数据，属于处理（非数值）领域的问题，国际上采用的字符系统是七单位的（ASCII）码。按IEEE754标准，一个32位浮点数由符号位S（1位）、阶码E（8位）、尾数M（23位）三个域组成。其中阶码E的值等于指数的真值（e）加上一个固定的偏移值（12

3、7）。双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（空间）并行技术，后者采用（时间）并行技术。虚拟存储器分为页式、（端）式、（段页）式三种。安腾指令格式采用5个字段：除了操作码（OP）字段和推断字段外，还有3个7位的（）字段，它们用于指定（）2个源操作数和1个目标操作数的地址。CPU从存储器取出一条指令并执行该指令的时间称为（指令），它常用若干个（时钟周期）来表示。安腾CPU中的主要寄存器除了128个通用寄存器、128个浮点寄存器、128个应用寄存器、1个指令指针寄存器（即程序计数器）外，还有64个（推断寄存器）和8个（衡量总线性能的重要指标是（带宽），它定义为总线本身所能达

4、到的最高传输速率，单位是（Mbps）。DMA控制器按其结构，分为（选择型）DMA控制器和（多路型）DMA控制器。前者适用于高速设备，后者适用于慢速设备。64位处理机的两种典型体系结构是（MIPS）和（RICS）。前者保持了与IA-32的完全兼容，后者则是一种全新的体系结构。三、简答题（每小题8分，共16分）CPU中有哪几类主要寄存器，用一句话回答其功能。答：1.数据缓冲寄存器（DR）2.指令寄存器（IR）3.程序计数器（PC）4.地址寄存器（AR）5.累加寄存器（AC）6.状态条件寄存器（PSW）。功能:进行算数运算与逻辑运算指令和数据都用二进制代码存放在存储器中，从时空观角度回答CPU如何区

5、分读出的代码是指令还是数据。答:在时间上，取址周期凑个存储器中取出的是指令，而执行周期凑个存储器取出或往存储器在写入的是数据，在空间上，从存储器中取出指令送控制器，而执行周期从存储器从取的数据送运算器、往存储器写入的数据也是来自运算器四、计算题（10分）设x=-15，y=+13，数据用补码表示，用带求补器的阵列乘法器求出乘积xy，并用十进制数乘法进行验证。六、设计题（15分）某计算机有下图所示的功能部件，其中M为主存，指令和数据均存放在其中，MDR为主存数据寄存器，MAR为主存地址寄存器，R0R3为通用寄存器，IR为指令寄存器，PC为程序计数器（具有自动加1功能），C、D为暂存寄存器，ALU为

6、算术逻辑单元，移位器可左移、右移、直通传送。将所有功能部件连接起来，组成完整的数据通路，并用单向或双向箭头表示信息传送方向。画出“ADDR1，（R2）”指令周期流程图。该指令的含义是将R1中的数与（R2）指示的主存单元中的数相加，相加的结果直通传送至R1中。若另外增加一个指令存贮器，修改数据通路，画出的指令周期流程图。七、分析计算题（12分）如果一条指令的执行过程分为取指令、指令译码、指令执行三个子过程，每个子过程时间都为100ns。请分别画出指令顺序执行和流水执行方式的时空图。计算两种情况下执行n=1000条指令所需的时间。流水方式比顺序方式执行指令的速度提高了几倍？本科生期末试卷（二）诺依

7、曼机工作的基本方式的特点是（B）。多指令流单数据流B按地址访问并顺序执行指C堆栈操D存贮器按内容选择地址在机器数（C）中，零的表示形式是唯一的。原码补码移码反码在定点二进制运算器中，减法运算一般通过（）来实现。原码运算的二进制减法器B补码运算的二进制减法器C原码运算的十进制加法器D补码运算的二进制加法器某计算机字长32位，其存储容量为256MB，若按单字编址，它的寻址范围是（064MB032MB032M064M主存贮器和CPU之间增加cache的目的是（解决CPU和主存之间的速度匹配问题B扩大主存贮器容量扩大CPU中通用寄存器的数量D既扩大主存贮器容量，又扩大CPU中通用寄存器的数量单地址指令

8、中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用（C堆栈寻址方式立即寻址方式隐含寻址方式间接寻址方式同步控制是（只适用于CPU控制的方式B只适用于外围设备控制的方式由统一时序信号控制的方式D所有指令执行时间都相同的方式描述PCI总线中基本概念不正确的句子是（CPCI总线是一个与处理器无关的高速外围设备BPCI总线的基本传输机制是猝发式传送PCI设备一定是主设备D系统中只允许有一条PCI总线CRT的分辨率为10241024像素，像素的颜色数为256，则刷新存储器的容量为（512KB1MB256KB2MB为了便于实现多级中断，保存现场信息最有效的办法是采用（通用寄存器堆栈存储

9、器外存特权指令是由（）执行的机器指令。中断程序用户程序操作系统核心程序I/O程序虚拟存储技术主要解决存储器的（）问题。速度扩大存储容量成本前三者兼顾引入多道程序的目的在于（A）。充分利用CPU，减少等待CPU时间B提高实时回应速度有利于代码共享，减少主辅存信息交换量充分利用存储器64位双核安腾处理机采用了（）技术。流水时间并行资源重复流水+资源重复在安腾处理机中，控制推测技术主要用于解决（中断服务B与取数指令有关的控制相关与转移指令有关的控制相关D与存数指令有关的控制相关在计算机术语中，将ALU控制器和（运算器）存储器合在一起称为（CPU数的真值变成机器码可采用原码表示法，反码表示法，（）表示

10、法，（）表示法。广泛使用的（SRAM）和（DRAM）都是半导体随机读写存储器。前者的速度比后者快，但集成度不如后者高。反映主存速度指标的三个术语是存取时间、（存储器带宽）和（存储周期形成指令地址的方法称为指令寻址，通常是（顺序）寻址，遇到转移指令时（跳跃）寻址。CPU从（）取出一条指令并执行这条指令的时间和称为（指令周期RISC指令系统的最大特点是：只有（取数）指令和（存数）指令访问记忆体，其余指令的操作均在寄存器之间进行。微型机的标准总线，从带宽132MB/S的32位（字长）总线发展到64位的（指令）总线。IA-32表示（intel）公司的（64）位处理机体系结构。安腾体系机构采用显示并行指

11、令计算技术，在指令中设计了（属性）字段，用以指明哪些指令可以（并行）执行。简述64位安腾处理机的体系结构主要特点。1：显式并行指令计算技术。超长指令字技术分支推断技术推测技术软件流水技术寄存器堆栈技术画出分布式仲裁器的逻辑示意图。195页已知x=-0.01111，y=+0.11001,求：x补，-x补，y补，-y补；x+y,x-y,判断加减运算是否溢出。五、分析题（12分）参见图1，这是一个二维中断系统，请问：在中断情况下，CPU和设备的优先级如何考虑？请按降序排列各设备的中断优先级。若CPU现执行设备C的中断服务程序，IM2，IM1，IM0的状态是什么？如果CPU执行设备H的中断服务程序，I

12、M2，IM1，IM0的状态又是什么？每一级的IM能否对某个优先级的个别设备单独进行屏蔽？如果不能，采取什么方法可达到目的？若设备C一提出中断请求，CPU立即进行回应，如何调整才能满足此要求？图2所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器（具有自增功能），M为主存（受R/W#信号控制），AR为地址寄存器，DR为数据缓冲寄存器，ALU由加、减控制信号决定完成何种操作，控制信号G控制的是一个门电路。另外，在线标注有小圈表示有控制信号，例中yi表示y寄存器的输入控制信号，R1o为寄存器R1的输出控制信号，未标字符的线为直通线，不受控制。“ADDR2,R0”指令完成（R0）+（R

13、2）R0的功能操作，画出其指令周期流程图，假设该指令的地址已放入PC中。并在流程图每一个CPU周期右边列出相应的微操作控制信号序列。若将（取指周期）缩短为一个CPU周期，请先画出修改数据通路，然后画出指令周期流程图。七、分析题（12分）设有k=4段指令流水线，它们是取指令、译码、执行、存结果，各流水段持续时间均为t。连续输入n=8条指令，请画出指令流水线时空图。推导流水线实际吞吐率的公式P，它定义为单位时间中输出的指令数。推导流水线的加速比公式S，它定义为顺序执行几条指令所用的时间与流水执行几条指令所用的时间之比。本科生期末试卷（三）下列数中最小的数是（101001）2（52）8（101001

14、）BCD（233）16某DRAM芯片，其存储容量为512M8位，该芯片的地址线和数据线的数目是（8，512512，818，819，8在下面描述的汇编语言基本概念中，不正确的表述是（对程序员的训练要求来说，需要硬件知识汇编语言对机器的依赖性高用汇编语言编写程序的难度比高级语言汇编语言编写的程序执行速度比高级语言慢交叉存储器实质上是一种多模块存储器，它用（）方式执行多个独立的读写操作。顺序资源共享寄存器间接寻址方式中，操作数在（主存单元堆栈机器指令与微指令之间的关系是（用若干条微指令实现一条机器指令B用若干条机器指令实现一条微指令用一条微指令实现一条机器指令D用一条机器指令实现一条微指令描述多媒体

15、CPU基本概念中，不正确的是（多媒体CPU是带有MMX技术的处理器MMX是一种多媒体扩展结构MMX指令集是一种多指令流多数据流的并行处理指令多媒体CPU是以超标量结构为基础的CISC机器）方式对电路故障最敏感。菊花链计数器定时查询流水线中造成控制相关的原因是执行（）指令而引起。条件转移访内算逻无条件转移PCI总线是一个高带宽且与处理器无关的标准总线。下面描述中不正确的是（D采用同步定时协议采用分布式仲裁策略具有自动配置能力适合于低成本的小系统下面陈述中，不属于外围设备三个基本组成部分的是（存储介质驱动装置控制电路计数器中断处理过程中，（）项是由硬件完成。关中断开中断保存CPU现场恢复CPU现场

16、IEEE1394是一种高速串行I/O标准界面。以下选项中，（）项不属于IEEE1394的协议集。业务层链路层物理层串行总线管理下面陈述中，（）项属于存储管理部件MMU的职能。分区式存储管理交换技术分页技术64位的安腾处理机设置了四类执行单元。下面陈述中，（D）项不属于安腾的执行单元。浮点执行单元存储器执行单元转移执行单元定点执行单元定点32位字长的字，采用2的补码形式表示时，一个字所能表示的整数范围是（-2的31次方-2的31次方减一IEEE754标准规定的64位浮点数格式中，符号位为1位，阶码为11位，尾数为52位，则它能表示的最大规格化正数为（浮点加、减法运算的步骤是（0操作检查）、（比较

17、阶码大小并完成对阶）、（尾数加减）、（规格化处理）、（舍入操作）某计算机字长32位，其存储容量为64MB，若按字编址，它的存储系统的地址线至少需要（24）条。一个组相联映射的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共（20）位，其中主存字块标记应为（）位，组地址应为（）位，Cache地址共（）位。CPU从主存取出一条指令并执行该指令的时间叫（指令周期），它通常包含若干个（CPU周期），而后者又包含若干个（时钟周期）。某中断系统中，每抽取一个输入数据就要中断CPU一次，中断处理程序接收取样的数据，并将其保存到主存缓冲区内。该中断处理需要X秒。另一方面，缓冲

18、区内每存储N个数据，主程序就将其取出进行处理，这种处理需要Y秒，因此该系统可以跟踪到每秒（N/（N*X+Y）次中断请求。在计算机系统中，多个系统部件之间信息传送的公共通路称为（总线）。就其所传送信息的性质而言，在公共通路上传送的信息包括（地址）、（数据）、（控制信息）。在虚存系统中，通常采用页表保护、段表保护和键保护方法实现（存储区域）保护。安腾体系结构采用推测技术，利用（控制）推测方法和（数据）推测方法提高指令执行的并行度。列表比较CISC处理机和RISC处理机的特点。简要列出64位的安腾处理机体系结构的主要特点。1.显示并行指令计算（EPIC）技术。2.超长指令字（VLIW）技术。3.分支

19、推断技术4.推测技术5.软件流水线技术6.寄存器堆栈技术四、计算题（12分）有两个浮点数N1=2j1S1,N2=2j2S2，其中阶码用4位移码、尾数用8位原码表示（含1位符号位）。设j1=（11）2,S1=（+0.0110011）2,j2=（-10）2,S2=（+0.1101101）2，求N1+N2，写出运算步骤及结果。五、设计题（12分）机器字长32位，常规设计的物理存储空间32M，若将物理存储空间扩展到256M，请提出一种设计方案。六、分析题（10分）某机的指令格式如下所示X为寻址特征位：X=00：直接寻址；X=01：用变址寄存器RX1寻址；X=10：用变址寄存器RX2寻址；X=11：相对

20、寻址设（PC）=1234H,（RX1）=0037H,（RX2）=1122H（H代表十六进制数），请确定下列指令中的有效地址：4420H2244H1322H3521H有效地址：0020H有效地址：1166H有效地址：1256H有效地址：0058H七、分析题（15分）有如下四种类型的单处理机：基准标量机（每个CPU周期启动1条机器指令，并行度ILP=1）；超级标量机（每个CPU周期启动3条机器指令，并行度ILP=3）；超级流水机（每1/3个CPU周期启动1条机器指令，并行度ILP=3）；超标量超流水机（每个CPU周期启动9条指令，并行度ILP=9）。试画出四种类型处理机的时空图。本科生期末试卷（四

21、）运算器的核心功能部件是（数据总线ALU状态条件寄存器通用寄存器某单片机字长32位，其存储容量为4MB。若按字编址，它的寻址范围是（A1M4MB4M1MB某SRAM芯片，其容量为1M8位，除电源和接地端外，控制端有E和R/W#，该芯片的管脚引出线数目是（283032双端口存储器所以能进行高速读/写操作，是因为采用（高速芯片新型器件C流水技术两套相互独立的读写电路单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数以外，另一个数常需采用（C）。立即寻址方式C为确定下一条微指令的地址，通常采用断定方式，其基本思想是（用程序计数器PC来产生后继微指令地址用微程序计数器PC来产生后继微指令地

22、址通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址通过指令中指定一个专门字段来控制产生后继微指令地址微程控器中，机器指令与微指令的关系是（每一条机器指令由一条微指令来执行B每一条机器指令由一段用微指令编成的微程序来解释执行一段机器指令组成的程序可由一条微指令来执行D一条微指令由若干条机器指令组成指令寄存器某寄存器中的数值为指令码，只有CPU的（）才能识别它。指令译码器判断程序微指令时序信号为实现多级中断，保存现场信息最有效的方法是采用（主存采用DMA方式传送数据时，每传送一个数据，就要占用一个（）的时间。机器周期总线周期将IEEE1394串行标准界面与SCSI并行标准界面进行比较，指出下面陈述中不正确的项