数字时钟设计综合报告Word文档格式.docx

1、 班级：类别合计分值各项分值评分标准实际得分合计得分备注平时表现10按时参加综合设计，无旷课、迟到、早退、违反实验室纪律等情况。完成情况3020按设计任务书的要求完成了全部任务，能完整演示其设计内容，符合要求。能对其设计内容进行详细、完整的介绍，并能就指导教师提出的问题进行正确的回答。报告质量35报告文字通顺，内容翔实，论述充分、完整，立论正确，结构严谨合理；报告字数符合相关要求，工整规范，整齐划一。5课题背景介绍清楚，综述分析充分。设计方案合理、可行，论证严谨，逻辑性强，具有说服力。符号统一；图表完备、符合规范要求。能对整个设计过程进行全面的总结，得出有价值的结论或结果。参考文献数量在3篇以

2、上，格式符合要求，在正文中正确引用。答辩情况25在规定时间内能就所设计的内容进行阐述，言简意明，重点突出，论点正确，条理清晰。15在规定时间内能准确、完整、流利地回答教师所提出的问题。总评成绩： 分补充说明： 指导教师： 陈艳 （签字）日 期： 2011 年 1 月 15 日答辩记录表 王 诚 学号： 2008500169 班级：答辩地点： 机电大楼3楼数字逻辑实验室 答辩内容记录： 问题1：系统由哪几个部分组成？ 答：数字钟系统由主体电路和扩展电路两大部分组成，其中主体电路包含晶体振荡电路、计数、译码和数码显示电路完成数字钟的基本功能，扩展电路校时电路、报时电路完成数字钟的扩展功能。 问题2

3、：简述LED段码管的工作原理。共阴极和共阳极有什么区别？LED数码管分共阳极与共阴极两种，其工作特点是，当笔段电极接低电平，公共阳极接高电平时，相应笔段可以发光。共阴极LED数码管则与之相反，它是将发光二极管的阴极（负极）短接后作为反映出半导体材料的特性。 问题3：如何实现12/24进制计数？是由两片74160组成的能实现12和24进制转换的同步递增计数器。图中个位与十位计数器均接成十进制计数形式，采用同步级连方式。选择十位计数器的输出端QB和个位计数器的输出端QC通过与非门NAND2控制两片计数器的清零端（CLR），利用状态24反馈清零，可实现24进制递增计数。若选择十位计数器的输出端QA与

4、个位计数器的输出端QB经过与非门NAND1输出，控制两片计数器的清零端（CLR），利用状态12反馈清零，可实现12进制递增计数。敲击Q键，使开关K选择与非门NAND2输出或NAND1输出可实现24和12进制递增计数器的转换。答辩成绩答辩小组成员（签字）： 2011 年 1 月 14 日指导教师评语指导教师： 2011 年 1 月 16 日一、综合设计目的、条件、任务和内容要求：1）设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。通过本次设计，要求同学们掌握数字钟的工作原理、设计方法，

5、完成简单数字电路的设计；复习巩固逻辑电路及时序电路相关原理、应用知识；进一步学习、掌握各种常用芯片的逻辑功能及使用方法；学习计数器级联设计、数字系统的设计、测试方法。2）条件本次设计在数字逻辑实验室进行，为每个小组准备独立的试验台、电源、面包板（可以选用数字逻辑课程实验箱）、万用表、镊子、剪刀、拔线铨、导线若干；提供设计需要的芯片，包括：晶体震荡器、分频器、计数器、段码管、段码管驱动译码芯片及各种门电路芯片、声光报警芯片及相应的电阻、电容等。教师提供设计思路概要（见附件9_1 综合设计详细指导说明）3）任务和要求（1）设计指标 以12/24小时计时制显示时、分、秒；为了保证计时的稳定及准确须由

6、晶体振荡器提供表针时间基准信号； 具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； 计时过程具有报时功能，当时间到达整点前10秒进行报时（选做）。（2）设计要求 画出电路原理图； 元器件及参数选择； 系统设计、调试与分析。（3）制作要求 1-4人为一个小组，设计、装配系统，完成设计题目，并能发现问题和解决问题。（4）编写设计报告 依照给定模板完成设计报告，要求体现自己的工作、收获和思考。 指导教师签字： 陈艳 2010 年 12 月 20 日 二、进度安排：18周 自由分组、查阅资料，确定初步设计计划。19周周一周三 学生学习相关知识，确定设计方案，完成秒计时的显示。19周周四

7、周五 完成分、时计时显示。20周周一周二 完成校时、校分电路及闹钟电路的设计20周周三周四 系统总体测试、改进。写报告20周周五 答辩三、应收集资料及主要参考文献：本次设计要收集的资料总体包括3个方面：1）数字逻辑相关教材。2）实用电路/芯片速查手册或者相应芯片电子文档。3）相关设计的参考文章或其他资料。（大家需要复习一下以前学过的数字逻辑教材，特别是组合逻辑和时序逻辑部分（重点是计数器）。芯片速查手册可以到图书馆借，或者直接在网上搜芯片的PDF文档及有关资料。可以参考网上相关文章资料，但设计必须有自己的思路和见解。）四、综合设计（课程设计）摘要（中文）：在本次课程设计中，利用手头现有的资料，

8、学习并且掌握数字钟的工作原理、设计方法，尝试完成简单数字电路的设计，使之具有如下的基本功能：1.基本的时间显示。即六十进制显示分、秒。2.在第一步的基础上完成12进制和24进制显示单位时。3.组装扩展功能电路。即实现校时电路、整点报时功能等。在完成设计的过程中，还要复习巩固逻辑电路及时序电路相关原理、应用知识；五、综合设计（课程设计）Abstract（英文）：A digital clock is a kind of digital circuit technology implementation, minutes and seconds timing device, and the mech

9、anical clock compared with higher accuracy and intuitive, and without a mechanical device, has more longer service life, so it has been widely used.First, Basic time display. Namely six decimal display minutes and seconds.Second, In the first step, on the basis of 12 into complete system and 24 disa

10、bles show unit.Third,Assembly function expansion circuit. Namely realize reset circuit, integral point to announce the function etc.On completion of design process, also must review consolidate logic circuit timely sequence circuit related principle, application knowledge, Further study, grasps vari

11、ous common chip logical functions and method of use, Learning counter cascade design, digital system design and test method.目 录第一章 绪论 11.1 设计指标 11.2 设计要求 1第二章 设计简介及设计方案论述 22.1 数字钟的基本组成及工作原理 22.2 基本电路及其功能 22.3 数字钟的工作原理 3第三章 系统组装及调试 73.1 系统所需元件 73.2 系统所需芯片 73.2.1 74LS90芯片介绍 73.2.2 74LS08与门芯片介绍 83.2.3

12、74LS00芯片介绍 93.2.4 74LS48芯片介绍 93.3 系统组装 10第四章 总结体会 144.1 设计过程中遇到的问题及其解决方法。 144.2 设计体会 154.3对该设计的建议 15致 谢 16参考文献 17摘 要基本的时间显示，即六十进制显示分、秒。在第一步的基础上完成12进制和24进制显示单位时。组装扩展功能电路。关键词：数字钟；数字电路；芯片；电路AbstractIn this course design, according to existing material, study on hand and mastering a digital clock the wo

13、rking principle, design methods, attempt to complete simple digital circuit design, make have the following basic features:First, Basic time display. Namely six decimal display minutes and seconds.Second, In the first step, on the basis of 12 into complete system and 24 disables show unit.Third, Ass

14、embly function expansion circuit. Namely realize reset circuit, integral point to announce the function etc.Keywords： Digital clock; Digital circuit; Chips; Circuit第一章 绪论数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。本次课题即是主要以中小规模集成电路和PLD器件设计一个数字钟。1.1 设计指标 1.以12/24小时计时制显示时、分、秒

15、；2.具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；3.计时过程具有报时功能，当时间到达整点前10秒进行报时（选做）。1.2 设计要求1.画出电路原理图及元器件及参数选择；2.完成系统设计、调试与分析。3.装配系统，完成设计，并能发现问题和解决问题。4.编写设计报告。第二章 设计简介及设计方案论述2.1 数字钟的基本组成及工作原理2.1.1 数字钟的构成数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。图2

16、.1所示为数字钟的一般构成框图。 图2.1 数字钟的组成框图2.2 基本电路及其功能 1.晶体振荡器电路晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。 2.分频器电路分频器电路将32768Hz的高频方波信号经32768次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。3.时间计数器电路时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个

17、位和时十位计数器为12进制计数器。 4.译码驱动电路译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。5.数码管本设计提供的为数码管，用来将最后电路的结果转化为人眼能够识别的字符进行输出。2.3 数字钟的工作原理1.晶体振荡器电路晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。图2.2 COMS晶体振荡器图2.2所示电路通过CMOS非门构成的输出为方波的数字式晶体振荡电路，这个电路中，CMOS非门U1与晶体、电容和电阻构成晶体振荡器电路，U2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈

18、电 阻1为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容C1、C2与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。晶体XTAL的频率选为32768HZ。该元件专为数字钟电路而设计，其频率较低，有利于减少分频器级数。从有关手册中，可查得C1、C2均为30pF。当要求频率准确度和稳定度更高时，还可接入校正电容并采取温度补偿措施。由于CMOS电路的输入阻抗极高，因此反馈电阻R1可选为10M。较高的反馈电阻有利于提高

19、振荡频率的稳定性。2.分频器电路通常，数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。通常实现分频器的电路是计数器电路，一般采用多级2进制计数器来实现。例如，将32768Hz的振荡信号分频为1Hz的分频倍数为32768（215），即实现该分频功能的计数器相当于15极2进制计数器。常用的2进制计数器有74HC393等。图2.2 分频电路计数为级进制计数器，可以将HZ的信号分频为HZ，其内部框图如图3-3所示，从图中可以看出，的时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功能。3.时间计数单元时间计数单元有时计数、分计数和秒计数等几个部分。时计

20、数单元一般为进制计数器计数器，其输出为两位码形式；分计数和秒计数单元为进制计数器，其输出也为码。一般采用10进制计数器74HC390来实现时间计数单元的计数功能。为减少器件使用数量，可选H，其内部逻辑框图如图.所示。该器件为双异步计数器，并且每一计数器均提供一个异步清零端（高电平有效）。秒个位计数单元为进制计数器，无需进制转换，只需将与（下降沿有效）相连即可。（下降没效）与HZ秒输入信号相连，可作为向上的进位信号与十位计数单元的相连。秒十位计数单元为进制计数器，需要进制转换。将进制计数器转换为进制计数器的电路连接方法如图3-5所示，其中可作为向上的进位信号与分个位的计数单元的相连。图2.3 1

21、0进制6进制计数器转换电路分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的作为向上的进位信号应与分十位计数单元的相连，分十位计数单元的作为向上的进位信号应与时个位计数单元的相连。时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为进制计数器，不是的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行进制转换。利用片H实现进制计数功能的电路如图2.4所示。图2.4 12进制计数器电路另外，图2.4所示电路中，尚余进制计数单元，正好可作为分频器HZ输出信号转化为HZ信号之用。4.译码驱动及显示单元计数器实现了对时间的累计以842

22、1BCD码形式输出，选用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，选用CD4511作为显示译码电路，选用LED数码管作为显示单元电路。5.校时电源电路当重新接通电源或走时出现误差时都需要对时间进行校正。通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。 根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。图2.5所示即为带有基本RS触发器的校时电路，图2.5 带有

23、消抖动电路的校正电路6.整点报时电路一般时钟都应具备整点报时电路功能，即在时间出现整点前数秒内，数字钟会自动报时，以示提醒。根据要求，电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。第三章 系统组装及调试3.1 系统所需元件四连面包板1块（编号A45）、镊子1把、剪刀1把、共阴八段数码管6个、CD4511集成块6块、CD4060集成块1块、74HC390集成块3块、74HC51集成块1块、74HC00集成块4块、74HC30集成块1块、32.768k时钟晶体1个。3.2 系统所需芯片3.2.1 74LS90芯片介绍74LS90计数器是一种

24、中规模二一五进制计数器，管脚引线如图3.1，功能表如表3.1所示。表3.1 74LS90功能表A 将输出QA与输入B相接，构成8421BCD码计数器；B 将输出QD与输入A相接，构成5421BCD码计数器；C 表中H为高电平、L为低电平、为不定状态。74LS90逻辑电路图如图3-1所示，它由四个主从JK触发器和一些附加门电路组成，整个电路可分两部分，其中FA触发器构成一位二进制计数器；FD、FC、FB构成异步五进制计数器，在74LS90计数器电路中，设有专用置“0”端R1、R2和置位（置“9”）端S1、S2。74LS90具有如下的五种基本工作方式：（1）五分频：即由FD、FC、和FB组成的异步

25、五进制计数器工作方式。（2）十分频（8421码）：将QA与CK2联接，可构成8421码十分频电路。（3）六分频：在十分频（8421码）的基础上，将QB端接R1，QC端接R2。其计数顺序为000101，当第六个脉冲作用后，出现状态QCQBQA=110，利用QBQC=11反馈到R1和R2的方式使电路置“0”。（4） 九分频：QAR1、QDR2，构成原理同六分频。（5）十分频（5421码）：将五进制计数器的输出端QD接二进制计数器的脉冲输入端CK1，即可构成5421码十分频工作方式。此外，据功能表可知，构成上述五种工作方式时，S1、S2端最少应有一端接地；构成五分频和十分频时，R1、R2端亦必须有一端接地。