数字电路与逻辑设计第二版第三章答案Word格式文档下载.docx

1、 38两数的本位加，不带低位的进位加，带进位加 3916个，低电平“0”，高电平“1” 40它们都有两个稳态，可以触发翻转，故具有记忆能力 41特性表、特性方程、波形图 42d、t、t、rs、jk 43可以用cp控制其翻转时刻，同步触发器、主从触发器、边沿触发器，电平触发、主从触发、边沿触发 44主从、边沿触发器可以克服空翻，而同步触发器不能克服空翻 45两门之间因交叉耦合而产生的自锁作用 46rs0，r、s不能同时为“1” 470，1 48可控制的计数，计数翻转，保持原状态 49下降，上升，1 50边沿触发方式 51同步时序电路，异步时序电路 52触发器 53统计计数脉冲个数 54q i1

2、q i2q 1 q 0 ，q n1 q n2 q 1q 0 55暂存，平移 56串/并转换 58波形变换、整形、脉冲鉴幅 二、选择题: 1. a d 2. b c d 3. a b 4. d 5. c 6. a b d 7. d. 8. c 9. b 10. d11. b 12. a. 13. b 14. a b 三、化简下列各题 1用代数法化简下列函数为最简与或表达式 （1）fabbcacb（ac）ac bacac bac （2）fcdcdcdcd（cdcd）（cdcd） cc1 （3）fabcabbcacabbcac abbc （4）fabcdadbabcdadb ab 2将下列函数式化为

3、最小项表达式 （1）fabbcacab（cc）（aa）bca（bb）c abcabcabcabc （2）fab?bcabbc ab（cc）（aa）bc abcabcabc 3用代数法证明下列等式 （1）左式（abb）（acdc）d abadcdabdcd 1 a aa1 4直接写出下列各函数的对偶式f，并用反演规则写出其反演式f （1）f（ab）（bc）（cad） f（ab）（bc）（cad） 5用对偶规划求下列各式的对偶等式 （1）左式的对偶式为（ab）（ac）（bcd） 右式的对偶式为（ab）（ac） 其对偶等式为：（ab）（ac）（bcd）（ab）（根据对偶规则两式相等，则其对偶式也相等

4、） （2）左式的f1 a?b?c 右式的f2 abc 其对偶等式为： ac）a?cabc 6试写出下列卡诺图的最小项表达式，并用卡诺图法求其最简与或式 （1） 最小项表达式f（a、b、c）?（0，1，3，4，5） 或fabcabcabcabcabc 最简与或式facb （2） 最小项表达式f（a、b、c、d）?或（0，2，4，6，8，10）fabcdabcdabcdabcdabcdabcd；最简与或式fbdad 7用卡诺图法化简下列函数为最简与或式 fabcadd（bc）acad abcd【篇二：数电答案蔡良伟（完整版）】t1-1 （1）221*80 10=2*8+6=268 268=2?6?

5、=101102 010110 101102=0?0010? 110=1616 1 6 （2） 108210 10=1*8+5*8+4*8=1548 1548=1?5?4 =11011002 001101100 11011002=0?1101? 100=6c16 6 c （3）13.1251*80 -110=1*8+5+1*8=15.18 15.18=1?.1 ?=1101.0012 001101 001 1101.0012=1?101.0? 010=d.216 d 2 （4）131.625210 -110=2*8+0*8+3*8+5*8=203.58203.58=2?0?3?.5?=10000

6、011.1012 010* 10000011.1012=1?0000?011.1? 010=83.a16 8 3 a 1-2 （1）1011012=1?011? 01=558 5 5 1011012=0?0101? 101=2d16 2 d 555*81+5*80 8=4510 （2）111001012=0?111?001? 01=3458 3 4 111001012=1?1100? 101=e516 e 34528=3*8+4*81+5*80 =22910 （3）101.00112=1?01.0? 00=5.148 5 1 101.00112=0? 011=5.316 5 5.10 -184

7、= 5*+8 1*+8 - 42 =*8 51 0 .1875（4）100111.1012=1?11.1? 01=47.48 4 7 100111.1012=0?0100?111.1? 010=27.a16 2 47.58?4*81?7*80?5*8?1?39.62510 1-3 （1）161+6*80 8=1*8=1410 168=1?=11102 001110 11120=?11=10e16 e （2）172210 8=1*8+7*8+2*8=12210 1728=1?7?2 =11110102 001111010 11110100111?1010?7a16 （3）61.5310 -1-2

8、8=6*8+1*8+5*8+3*8=49.67210 61.538=6?=110001.1010112 110001101011 110001.1010112=0?0110?001.1? 100=31.ac16 3 （4）126.74210 -1-28=1*8+2*8+6*8+7*8+4*8=86.937510 126.748=1?2?.7? =1010110.11112 001010110111100 1010110.11112=0? 110.1?111=56.f16 5 f 1-4 （1）2a16= 2? a=1010102 00101010 1010102=1?010? 10=528 5

9、 521+2*80 8=5*8=4210 （2）b2f16=b?f? =1011001011112 101100101111 1011001011112=1? 011?11=54578 5 8=286310 （3）d3.e16=d?.e? =11010011.1112 110100111110 11010011.1112=0?110?100? 11.1?11=323.78 3 323.7210 -18=3*8+2*8+3*8+7*8=211.87510 （4）1c3.f916=1?c?.f?9?=111000011.111110012 00011100001111111001 11100001

10、1.111110012=1?000? 10=703.7628 7 703.76220*81+3*80 +7*8-1+6*8-2+2*8-38=7*8+=451.9726101-5 （1）a（b?c）?ab?ac 左式右式，得证。 （2）a?bc?（a?b）（a?c）左式右式，得证。（3）a?ab （4）ab?b （5）a?abc?1 （6）ab? （7）a?（8）ab?ca?ca 1-6 （1）a+ab+b=1 证：a+ab+b=a+b+b=a+1=1 （2）a+ba+cd=aba?cd?acd?a（1?cd）?a （3）ab+ac+bc=ab+cab+ac+bc=ab+（a+b）c=ab+a

11、bc=ab+c （4）ab+a+c+b（d+e）c=ab+acab+a+c+b（d+e）c=ab+ac+bc（d+e）=ab+acbab=a+b ab=ab+ab+ab=a+ab=a+b （6）ab+bc+ca=abc+abcab+bc+ca=（a+b）（b+c）（c+a）=abc+abc （7）abd+bcd+ad+abc+abcd=ab+ad+bc原式abd?abcd?bcd?ad?abcd（再加一次最后一项） =bd（a+ac）+bcd+ad+bc（a+ad） =bd（a+c）+bcd+ad+bcad【篇三：数字电路与逻辑设计试题与答案】xt班级 学号姓名成绩 一单项选择题（每题1分，共

12、10分） 1表示任意两位无符号十进制数需要（）二进制数。 a6 b7c8d92余3码10001000对应的2421码为（）。 a01010101 b.10000101 c.10111011d.11101011 3补码11000的真值是（）。 a +1.0111b. -1.0111c. -0.1001d. -0. 1000 4标准或-与式是由（）构成的逻辑表达式。 a与项相或 b. 最小项相或 c. 最大项相与 d.或项相与 5.根据反演规则，f?de?e的反函数为（）。 a. f?ac?c（d?e）?eb. f?ac?e）?e c. f?（ac?e d. f? 6下列四种类型的逻辑门中，可以用

13、（）实现三种基本运算。 a. 与门b. 或门 c. 非门d. 与非门 7 将d触发器改造成t触发器，图1所示电路中的虚线框内应是（ ）。 图1 a. 或非门b. 与非门c. 异或门d. 同或门 8实现两个四位二进制数相乘的组合电路，应有（）个输出函数。 a 8b. 9c. 10 d. 11 9要使jk触发器在时钟作用下的次态与现态相反，jk端取值应为（ ）。 ajk=00 b. jk=01 c. jk=10d. jk=1110设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要（）个异或门。 a2 b. 3 c. 4 d. 5 并在划线处改正。每题2分，共10分） 1原码和补码均可实现

14、将减法运算转化为加法运算。（ ）7）,则f（a,b,c）?m（0,2,5）2逻辑函数f（a,b,c）?m（1,3,4,6,。 （） 3化简完全确定状态表时，最大等效类的数目即最简状态表中的状态数目。（） 4并行加法器采用先行进位（并行进位）的目的是简化电路结构。 （ ） 5. 图2所示是一个具有两条反馈回路的电平异步时序逻辑电路。 图2 三多项选择题（从各题的四个备选答案中选出两个或两个以上正确答案，并将 其代号填写在题后的括号内，每题2分，共10分） 1小数“0”的反码形式有（）。 a00?0 ； b10? c01?1 ； d11? 2逻辑函数f=ab和g=ab满足关系（ ）。 b. f?g

15、c. f? d. f?g? ,g（a,b,c）?m（0,2,3,4,5,7）,则f和g相“与”的结果3 若逻辑函数f（a,b,c）?m（1,2,3,6） 是（ ）。 am2?m3 b 1 cb d ab 4设两输入或非门的输入为x和y，输出为z ，当z为低电平时，有（）。 ax和y同为高电平 ； b x为高电平，y为低电平 ； cx为低电平，y为高电平 ； d x和y同为低电平. 5组合逻辑电路的输出与输入的关系可用（）描述。 a真值表 b. 流程表 c逻辑表达式d. 状态图 四 函数化简题（10分） 1用代数法求函数f（a,b,c）?b 的最简“与-或”表达式。（4分） 2用卡诺图化简逻辑函

16、数 f（a，b，c，d）m（2，3，9，11，12）+d（5，6，7，8， 10，13） 求出最简“与-或”表达式和最简“或-与”表达式。（6分）五设计一个将一位十进制数的余3码转换成二进制数的组合电路，电路框图如 图3所示。（15分） 图3 要求： 1填写表1所示真值表； 2利用图4所示卡诺图，求出输出函数最简与-或表达式； 图4 3画出用pla实现给定功能的阵列逻辑图。4若采用prom实现给定功能,要求prom的容量为多大？ 六、分析与设计（15分） 某同步时序逻辑电路如图5所示。 图5 （1） 写出该电路激励函数和输出函数； （2） 填写表2所示次态真值表；（3） 填写表3所示电路状态表； （4）设各触发器的初态均为0，试画出图6中q1、q2和z的输出波形。图6 （5）改用t触发器作为存储元件，填写图7中激励函数t2、t1卡诺图，求出最 简表达式。 图7 七分析与设计（15分）某电平异步时序逻辑电路的结构框图 如图8所示。图中： y2?x1y2?x2y2?x2x1y1 y1?x1y2y1?x2x1?x2x1y2 图8 要求： 1根据给出的激励函数和输出函数表达式，填写表 4所示流程表； 表4 z? 2. 判断以下结论是否正确，并说明理由。