1、 35个内部片上中断信号。中断源为DDR MEMC、LB、PCI1、PCI2、DMA、MU、TSEC1、TSEC2、DUART、USB、SEC、系统总线仲裁器、PIT、RTC、GTM、I2C1、I2C2、SPI、GPIO1、GPIO2和PMC 1个外部和5个内部片上/mcp中断信号。中断源为/IRQ0、软件看门狗定时器(WDT)、PCI1、PCI2、MU和系统总线仲裁器(SBA) 中断控制器提供了屏蔽每个中断源的能力,还可以屏蔽GPIO、SEC或SBA外围事件中的多个事件。 当收到一个内部或外部中断时,IPIC检查其配置寄存器,确定应将中断发送到片外(到外部/INTA),还是作为正常外部中断由
2、处理器核服务(通过/int信号)。第三种方法是,如果进来的中断已经被配置为紧急中断或系统管理中断,IPIC就向核宣告/cint或/smi有效,完成该中断的处理。到核的/cint或/smi信号有效会把中断分别作为紧急或系统管理中断来服务。8.2 特性 IPIC单元实现了下列特性: 与MPC8260中断控制器在功能和编程方面兼容 支持8个外部和35个内部离散向量化中断源 支持1外部个和5个内部/mcp中断源 可编程最高优先级请求(可被编程,以支持紧急(/cint)或系统管理(/smi)中断) 两个可编程优先级混合组,每组4个片上和4个外部中断信号,两种优先级方案:分组的(grouped)和分散的(
3、spread) 两个可编程优先级内部组,每组8个片上中断信号,两种优先级方案: 每组可以安排两个最高优先级的中断,以支持紧急或系统管理中断类型 外部和内部中断可以定向到主处理器 每个中断源的向量号唯一8.3 操作模式 IPIC单元可以运行在核允许模式或核禁止模式。8.3.1 核允许模式 在核允许模式中,所有的内部中断(包括来自PCI1和PCI2部件的那些中断)都被送到IPIC,或源自IPIC,将中断发送给PowerPC核。DMA控制器可以随意(根据DMA寄存器的设计)将其中断通过INTA信号送给PCI主机。 在该模式中,IPIC搜集所有的机器检查中断,并将它们发送给PowerPC核。如果设备作
4、为PCI主机操作,那么应将其他PCI代理(agent)的中断连接到实现(设备)的/IRQ信号,并将它们当作正常外部中断对待(发送给核)。8.3.2 核禁止模式 在核禁止模式中,所有的内部中断(包括来自PCI1和PCI2部件的那些中断)都被送到IPIC,或源自IPIC,然后将中断通过/INTA信号发送给PCI主机的CPU。注意,核中断信号被屏蔽。在该模式中,用户应仅使用/int输出中断类型(不能使用/cint或/smi输出中断类型)读取更新了的SIVCR。(参见8.5.7节“系统内部中断控制寄存器(SICNR)”和8.5.12节“系统外部中断控制寄存器(SECNR)”。) 在该模式中,在/INT
5、A上或/MCP_OUT上驱动的机器检查中断是电平敏感中断。SERCRMCPR(见8.5.15节“系统错误控制寄存器(SERCR)”)控制使用哪个外部信号。8.4 外部信号说明 下面几节概述并详细说明了IPIC信号。8.4.1 概述 该设备有8个不同的外部中断请求输入信号(/IRQ0:7)和一个中断请求输出信号(/INTA)。IPIC接口信号在表8-1中定义。表8-1 IPIC信号属性名字端口功能I/O复位需要上拉/IRQ0:7外部中断I是/INTA中断请求输出OZ/MCP_OUT8.4.2 详细信号说明 表8-2提供了外部IPIC信号的详细说明表8-2 IPIC外部详细信号说明信号说明中断请求
6、07。每一个信号的检测(电平或边沿)都是可编程的。所有这些输入都可以被完全异步驱动。状态含义有效当外部中断请求信号有效时(根据规定的极性),IPIC单元检查优先级,有条件地将中断传给处理器。无效没有来自那个源的中断。时序有效可以被完全异步地宣告所有输入有效。无效规定为电平敏感的中断在被服务之前必须保持有效。OD中断请求输出。低有效,开漏极。若将IPIC设置为核禁止模式,则该输出反映的是片上中断源产生的原始中断。细节参见8.3节“操作模式”。有效当前正在向外部系统报告至少一个中断。无效指示当前没有发向/IRQ_OUT的中断源。因为外部中断是异步的,不考虑系统时钟,所以/IRQ_OUT的有效和无效
7、可以异步出现,与中断源无关。这里给出的所有时序都是近似的。有效内部中断源:中断发生后的3个系统总线时钟周期。外部中断源:中断发生后的4个周期。无效中断源无效后,后面跟下列延迟:内部中断源:3个系统总线时钟周期。 4个周期。不可屏蔽中断请求(机器检查)输出。若将IPIC设置为核禁止模式,则该输出反映的是片上中断源产生的/mcp中断。有效当前正在向外部系统报告至少一个机器检查中断。无效指示当前没有发向/MCP_OUT的中断源。因为外部中断是异步的,不考虑系统时钟,所以/MCP_OUT的有效和无效可以异步出现,与中断源无关。这里给出的所有定时时间都是近似的。中断发生后的2个系统总线时钟周期。2个系统
8、总线时钟周期。8.5 内存映射/寄存器定义 IPIC可编程寄存器映射占用256个字节的内存空间。读取内存映射的未定义部分返回全零,写入无效。 所有的IPIC寄存器都为32位宽,位于32位地址边界。软件可以对所有IPIC寄存器执行字节、半字或字访问。本章使用的所有地址都是距IPIC基址的偏移量,如第二章“内存映射”所定义的。 表8-3列出了IPIC单元的内存映射。表8-3 IPIC寄存器地址映射偏移量寄存器访问复位值节/页0x00系统全局中断配置寄存器(SICFR)R/W0x0000_00008.5.1/8-8(需调整)0x04系统常规中断向量寄存器(SIVCR)R8.5.2/8-80x08系统
9、内部中断未决寄存器(SIPNR_H)8.5.3/8-80x0C系统内部中断未决寄存器(SIPNR_L)0x10系统内部中断组A优先级寄存器(SIPRR_A)0x0530_97708.5.4/8-80x14保留0x188.5.5/8-80x1C系统内部中断组D优先级寄存器(SIPRR_D)0x20系统内部中断屏蔽寄存器(SIMSR_H)8.5.6/8-80x24系统内部中断屏蔽寄存器(SIMSR_L)0x28系统内部中断控制寄存器(SICNR)8.5.7/8-80x2C系统外部中断未决寄存器(SEPNR)特殊8.5.8/8-80x30系统混合中断组A优先级寄存器(SMPRR_A)8.5.9/8-
10、80x34系统混合中断组B优先级寄存器(SMPRR_B)8.5.10/8-80x38系统外部中断屏蔽寄存器(SEMSR)8.5.11/8-80x3C系统外部中断控制寄存器(SECNR)8.5.12/8-80x40系统错误状态寄存器(SERSR)8.5.13/8-80x44系统错误屏蔽寄存器(SERMR)0xFF00_00008.5.14/8-8系统错误控制寄存器(SERCR)8.5.15/8-80x4C0x4F0x50系统内部中断强制寄存器(SIFCR_H)8.5.16/8-80x54系统内部中断强制寄存器(SIFCR_L)0x58系统外部中断强制寄存器(SEFCR)8.5.17/8-80x5
11、C系统错误强制寄存器(SERFR)8.5.18/8-80x60系统紧急中断向量寄存器(SCVCR)8.5.19/8-80x64系统管理中断向量寄存器(SMVCR)8.5.20/8-80x680xFF8.5.1 系统全局中断配置寄存器(SICFR System Global Interrupt Configuration Register) SICFR如图8-2所示,它定义最高优先级中断,以及中断在优先级表中是分组的还是分散的。更多信息见表8-4。图8-2 系统全局中断配置寄存器(SICFR) 表8-4定义了SICFR的位字段。表8-4 SICFR字段说明位写忽略,读017HPI最高优先级中断。
12、指定一个中断控制器中断源的7位唯一中断号/向量(见表8-6),将该中断源提升为IPIC优先级表(见表8-31)中的最高优先级。可以动态修改HPI。89MPSB组B的混合中断优先级方案。选择相应的MIXB优先级方案。不能动态修改。0 分组的。在表顶部按优先级分组MIXB。1 分散的。在表中按优先级分散MIXB。10MPSA组A的混合中断优先级方案。选择相应的MIXA优先级方案。在表顶部按优先级分组MIXA。在表中按优先级分散MIXA。1112IPSD组D的内部中断优先级方案。选择相应的SYSD优先级方案。在表顶部按优先级分组SYSD。在表中按优先级分散SYSD。131415IPSA组A的内部中断
13、优先级方案。选择相应的SYSA优先级方案。0 分组的(grouped)。在表顶部按优先级分组SYSA。1 分散的(spread)。在表中按优先级分散SYSA。16212223HPITHPI优先级位置IPIC输出中断类型。定义在HPI优先级位置中,哪种类型的IPIC输出中断信号(/int、/cint或/smi)向核宣告其请求有效。不能动态修改这些位。(如果软件确实要修改,软件必须确认相应中断源已被屏蔽,或者在修改时不会发生中断)。HPIT的定义如下:00 HPI到核的/int请求有效。01 HPI到核的/smi请求有效。10 HPI到核的/cint请求有效。11 保留。24318.5.2 系统常
14、规中断向量寄存器(SIVCR System Regular Interrupt Vector Register) SIVCR如图8-3所示,它包括7位编码,表示最高优先级上的常规未屏蔽中断源(/INT)。注意在核禁止模式中,用户只能使用SIVCR,以便读取更新了的中断向量寄存器(不应使用SCVCR和SMVCR)。图8-3 系统常规中断向量寄存器(SIVCR)表8-5定义了SIVCR的位字段。表8-5 SIVCR字段说明05IVECx向后(MPC8260)兼容的常规中断向量。指定核未决的、IPIC最高优先级常规中断源的6位唯一中断号。在出现常规中断请求时,可以读取SIVCR。如果有多个常规中断源
15、,SIVCR锁存最高优先级的常规中断。注意,IVECx字段仅正确反映前64个中断向量(细节见表8-6)。读取时,不能修改SIVEC的值。6242531IVEC常规中断向量。指定核未决的、IPIC最高优先级常规中断源的7位唯一中断号。注意,在出现常规中断请求时,可以读取SIVCR。注意,IVEC字段正确反映所有的中断向量(细节见表8-6)。读取时,不能修改SIVCR(SIVEC?)的值。 表8-6给出了IVEC的定义。表8-6 IVEC/CVEC/MVEC字段定义中断ID号中断含义中断向量错误(无中断)0b000_0000180b000_00000b000_1000UART10b000_1001
16、UART20b000_1010SEC0b000_101112130b000_11000b000_110114I2C10b000_1110I2C20b000_111116SPI0b001_000017ipp_ind_ext-int10b001_000118ipp_ind_ext-int20b001_001019ipp_ind_ext-int30b001_001120IRQ40b001_010021IRQ50b001_010122IRQ60b001_011023IRQ70b001_01110b001_10000b001_111132TSEC1 Tx0b010_000033TSEC1 Rx0b010
17、_000134TSEC1 Err0b010_001035TSEC2 Tx0b010_001136TSEC2 Rx0b010_010037TSEC2 Err0b010_010138USB DR0b010_011039USB MPH0b010_011140470b010_10000b010_111148ipp_ind_ext-int00b011_000049-630b011_00010b011_111164ipp_ind_ext-int320b100_000065ipp_ind_ext-int330b100_000166ipp_ind_ext-int340b100_001067ipp_ind_ex
18、t-int350b100_001168RTC ALR0b100_0100690b100_010170SBA0b100_0110710b100_011172GTM40b100_100073GTM80b100_100174GPIO10b100_101075GPIO20b100_101176DDR0b100_110077LBC0b100_110178GTM20b100_111079GTM60b100_111180PMC0b101_000081830b101_00010b101_001184GTM30b101_010085GTM70b101_010186890b101_01100b101_100190
19、GTM10b101_101091GTM50b101_1011921270b101_11000b111_11118.5.3 系统内部中断未决寄存器(SIPNR_H和L System Internal Interrupt Pending Register) SIPNR_H和SIPNR_L中的每一位都对应一个内部中断源,如图8-4和8-5所示。(表8-7列出了已实现了的位。)当收到中断请求时,中断控制器置位对应的SIPNR位。在处理完未决中断后,通过清除对应的事件寄存器位,用户可以清除SIPNR位。 注意,SIPNR位的状态不会依相对优先级改变。图8-4 系统内部中断挂起寄存器(SIPNR_H) 表
20、8-7列出了实现的SIPNR_H位。表8-7 SIPNR_H/SIFCR_H/SIMSR_H分配字段12345678232425262728293031 表8-8定义了SIPNR_H的位字段。表8-8 SIPNR_H字段说明031INTn每个已实现了的位(表8-7中列出)都对应一个内部中断源。当收到中断请求时,中断控制器置位对应的SIPNR位。SIPNR位是只读的。写入该寄存器无用。注意,SIPNR位的状态不会依相对优先级变化。对于未实现的位,写忽略,读0。 SIPNR_L如图8-4所示。图8-5 系统内部中断未决寄存器(SIPNR_L) 表8-9列出了实现的SIPNR_L位。表8-9 SIPNR_L/SIFCR_L/SIMSR_L分配RTC SECPITPCI1ipi_int_internal35MUDMA1317192225272830表8-10定义了SIPNR_L的位字段。表8-10 SIPNR_L字段说明写入该寄存器无效。对于未实现的位,写忽略,读0
copyright@ 2008-2022 冰豆网网站版权所有
经营许可证编号:鄂ICP备2022015515号-1