软考网络工程师知识点汇总Word格式文档下载.docx

1、tid=86&page=1&extra=#pid166 历年考题及解析在计算机中，最适合进行数字加减运算的数字编码是（1），最适合表示浮点数阶码的数字编码是（2） （1）A原码 B反码 C补码 D移码 （2）A原码B反码 （1） 不属于计算机控制器中的部件。（1）A指令寄存器IR B程序计数器PCC算术逻辑单元ALU D程序状态字寄存器PSW试题解析：ALU 属于运算器，不属于控制器。答案：C 在CPU 与主存之间设置高速缓冲存储器Cache，其目的是为了 （2） 。（2）A扩大主存的存储容量 B提高CPU 对主存的访问效率C既扩大主存容量又提高存取速度 D提高外存储器的速度Cache 是不具

2、有扩大主存容量功能的，更不可能提高外存的访问速度。但Cache 的访问速度是在CPU 和内存之间，可以提高CPU 对内存的访问效率。B 计算机在进行浮点数的相加（减）运算之前先进行对阶操作，若x 的阶码大于y 的阶码，则应将 （2） 。（2）Ax 的阶码缩小至与y 的阶码相同，且使x 的尾数部分进行算术左移。Bx 的阶码缩小至与y 的阶码相同，且使x 的尾数部分进行算术右移。Cy 的阶码扩大至与x 的阶码相同，且使y 的尾数部分进行算术左移。Dy 的阶码扩大至与x 的阶码相同，且使y 的尾数部分进行算术右移。为了减少误差（保持精度），要将阶码值小的数的尾数右移。D 在CPU 中， （3） 可用

3、于传送和暂存用户数据，为ALU 执行算术逻辑运算提供工作区。（3）A程序计数器 B累加寄存器 C程序状态寄存器 D地址寄存器为了保证程序（在操作系统中理解为进程）能够连续地执行下去，CPU 必须具有某些手段来确定下一条指令的地址。而程序计数器正是起到这种作用，所以通常又称为指令计数器。在程序开始执行前，必须将它的起始地址，即程序的一条指令所在的内存单元地址送入PC，因此程序计数器（PC）的内容即是从内存提取的第一条指令的地址。当执行指令时，CPU全国计算机技术与软件专业技术资格（水平）考试历年试题244将自动修改PC 的内容，即每执行一条指令PC 增加一个量，这个量等于指令所含的字节数，以便使

4、其保持的总是将要执行的下一条指令的地址。状态寄存器：用来标识协处理器中指令执行情况的，它相当于CPU 中的标志位寄存器。累加寄存器：主要用来保存操作数和运算结果等信息，从而节省读取操作数所需占用总线和访问存储器的时间。地址寄存器：可作为存储器指针。 关于在I/O 设备与主机间交换数据的叙述， （4） 是错误的。（4）A中断方式下，CPU 需要执行程序来实现数据传送任务。B中断方式和DMA 方式下，CPU 与I/O 设备都可同步工作。C中断方式和DMA 方式中，快速I/O 设备更适合采用中断方式传递数据。D若同时接到DMA 请求和中断请求，CPU 优先响应DMA 请求。快速 I/O 设备处理的数

5、据量比较大，更适合采用DMA 方式传递数据。 Cache 用于存放主存数据的部分拷贝，主存单元地址与Cache 单元地址之间的转换方式由 （5） 完成。（5）A硬件 B软件 C用户 D程序员当然是硬件啦。A （1） 是指按内容访问的存储器。（1）A虚拟存储器 B相联存储器C高速缓存（Cache） D随机访问存储器相联存储器（associative memory）也称为按内容访问存储器（content addressedmemory），是一种不根据地址而是根据存储内容来进行存取的存储器。参考答案： 处理机主要由处理器、存储器和总线组成。总线包括 （2） 。（2）A数据总线、地址总线、控制总线 B

6、并行总线、串行总线、逻辑总线C单工总线、双工总线、外部总线 D逻辑总线、物理总线、内部总线276常识。 计算机中常采用原码、反码、补码和移码表示数据，其中，0 编码相同的是 （3） 。（3）A原码和补码 B反码和补码 C补码和移码 D原码和移码指令系统（指令、寻址方式、CSIC、RISC） 指令告诉计算机从事某一特殊运算的代码 数据传送指令、算术运算指令、位运算指令、程序流程控制指令、串操作指令、处理器控制指令。指令周期是执行一条指令所需要的时间，一般由若干个机器周期组成，是从取指令、分析指令到执行完所需的全部时间。CPU从内存取出一条指令并执行这条指令的时间总和。 指令不同，所需的机器周期数

7、也不同。对于一些简单的的单字节指令，在取指令周期中，指令取出到指令寄存器后，立即译码执行，不再需要其它的机器周期。对于一些比较复杂的指令，例如转移指令、乘法指令，则需要两个或者两个以上的机器周期。 从指令的执行速度看，单字节和双字节指令一般为单机器周期和双机器周期，三字节指令都是双机器周期，只有乘、除指令占用4个机器周期。在编程时要注意选用具有同样功能而机器指令步骤的并行。指令流水线：将指令流的处理过程划分为取指、译码、计算操作数地址、取操作数、执行指令、写操作数等几个并行处理的过程段。这就是指令6级流水时序。在这个流水线中，处理器有六个操作部件，同时对这六条指令进行加工，加快了程序的执行速度

8、。目前，几乎所有的高性能计算机都采用了指令流水线。周期数少的指令。例如：一个指令分为三个步骤，取指4T，分析3T，执行5T。则指令周期为5T【取时间值最长的】，串行运行100条指令的时间是100*（4+3+5）T=1200T，并行执行100条指令的时间是99*5T+（4+3+5）T=507T 考试要点：指令周期运算时常考的重点参考文档：无 寻址方式寻址方式就是寻找操作数或操作数地址的方式。8086提供了与操作数有关和与I/O端口地址有关的两类寻址方式。与操作数有关的寻址方式有七种，分别是立即寻址，寄存器寻址，直接寻址，寄存器间接寻址，寄存器相对寻址，基址加变址寻址，相对基址加变址寻址；与I/0

9、端口有关的寻址方式有直接端口寻址和间接端口寻址方式。考试要点：前些年经常考，主要是寄存器寻址 CISC复杂指令集和RISC精简指令集RISC 具有简单高效的特色。对不常用的功能，常通过组合指令来完成。RISC 机器更适合于专用机；而CISC 机器则更适合于通用机。考察CSIC和RISC的差异 参考文档：历年试题及分析 某指令流水线由5 段组成，第1、3、5 段所需时间为t，第2、4 段所需时间分别为3t、2t，那么连续输入n 条指令时的吞吐率（单位时间内执行的指令个数）TP 为 （4） 。TP=指令总数执行这些指令所需要的总时间。执行这些指令所需要的总时间=（t+3t+t+2t+t）+3（n-

10、1）t 现有四级指令流水线，分别完成取指、取作的时间依次为数、运算、传送结果四步操作。若完成上述操9ns、10ns、6ns、8ns。则流水线的操作周期应设计为 （2） ns。（2）A6 B8 C9 D10取最大的那个微指令时间作为流水线操作周期。 若每一条指令都可以分解为取指、分析和执行三步。已知取指时间t 取指=4t，分析时间t 分析=3t，执行时间t 执行=5t。如果按串行方式执行完100 条指令需要 （2） t。174如果按照流水方式执行，执行完100 条指令需要 （3） t。（2）A1190 B1195 C1200 D1205（3）A504 B507 C508 D510串行执行时，总执

11、行时间=100（t 取指 + t 分析 + t 执行）=10012t=1200t。流水执行的情况可以参看下图：连续两条指令的执行时间差为t 执行 = 5t，因此100 条指令的总执行时间=（t 取指 + t 分析 + t 执行）+99t 执行= 507t。（2）C （3）B 若内存地址区间为4000H43FFH，每个存储单位可存储16 位二进制数，该内存区域由4 片存储器芯片构成，则构成该内存所用的存储器芯片的容量是 （4） 。（4）A51216bit B2568bit C25616bit D10248bit总存储单位=（43FFH - 4000H + 1H）= 400H = 1024 （H

12、代表16 进制）每个存储器芯片的容量为：1024 16 / 4 = 4096。由于每个存储单位可存储16 位二进制数，所以可以采用25616bit 或者5128bit 的芯片。最好是前者，这样系统控制比较简单。 下面的描述中， （3） 不是RISC 设计应遵循的设计原则。（3）A指令条数应少一些B寻址方式尽可能少C采用变长指令，功能复杂的指令长度长而简单指令长度短D设计尽可能多的通用寄存器CISC 的特点是多采用变长指令，而RISC 刚好相反。 若内存按字节编址，用存储容量为32K X 8 比特的存储器芯片构成地址编号A0000H 至DFFFFH 的内存空间，则至少需要 （1） 片。（1）A4

13、 B6 C8 D10DFFFFHA0000H=3FFFFH 218，32K=215，则至少需要芯片为218 /215=8。 高速缓存Cache 与主存间采用全相联的地址影像方式，高速缓存的容量为4MB，分为4 块，每块1MB，主存容量为256MB，若主存读写时间为30ns，高速缓存的读写时间为3ns，平均读写时间为，则该高速缓存的命中率为 （1） %。若地址更换表如下所示，则主存地址为8888888H 时，高速缓存地址为 （2） H。地址更换表038H188H259H367H（1）A90 B95 C97 D99（2）A488888 B388888 C288888 D188888设该高速缓存的命

14、中率为 x，则3x30（1x）=，解得x=99%。主存容量为256MB，每块1MB，则主存可以分为256/1=256=28 块，即块号为8 位，则主存地址的高8 位是88H，对应地址更换表，高速缓存地址为188888H。（1）D （2）D多处理器（耦合系统、阵列处理机、双机系统、同步） SMP对称多处理（Symmetrical Multi-Processing）又叫SMP，是指在一个计算机上汇集了一组处理器（多CPU）,各CPU之间共享内存子系统以及总线结构。相当于任何任务都平均分配到每个CPU执行，对于单一任务计算较为有利非对称多处理器每个处理器处理不同的任务，如整数运算由特定处理器处理，浮

15、点元素按由专用处理器处理，分工明确，适合于多种任务计算对称和SMP的简单区别【备注】：其他考点近几年考的较少，后期总结 计算机体系结构分类SISD单指令流单数据流SIMD单指令流多数据流MISD多指令流单数据流MIMD多指令流多数据流此处考试一般都比较简单，只要记住S单I指令M多D数据即可暂无 耦合系统紧耦合系统：通过共享主存来实现处理机间通信，处理机相互间关系紧密松耦合系统：通过消息传递方式实现处理机间的相互通信，每个处理机是有一个独立性较强的计算模块组成 双机系统双机主从模式：一台为工作机，另外一台为备份机，正常状态工作机工作，备份机监视工作机状态，工作机故障，备份机接替工作，工作机正常后

16、，人工或者自动的方式切换到工作机工作模式双机互备模式：都为工作机负载，互相监视状态存储介质 存储分类按照存取方式分类，可分为RAM（随机存储器，断电数据丢失，如内存）、ROM（只读存储器，有一特例xPROM是可擦写只读）、SAM（串行访问存储器，如磁带） 存储容量1B（Byte、字节）=8bit（位）1KB=210字节=1024字节1MB=1024KB1GB=1024MB1TB=1024GBPB EB ZB YB NB DB是后面的单位，知道就行 高速缓存地址映像直接看题就行，不在此赘述例如，计算机中有一级、二级缓存，假设算法命中率为80%，CPU从外存调取数据的几率是（1-80%）（1-80

17、%）=4% 磁盘阵列存储器RAID0级别：无容错能力，效率为单磁盘的N倍，利用率100%RAID1级别：有容错能力，效率无提高，利用率50%RAID5级别：有容错能力，效率略小于单磁盘的N倍，利用率N-1/NRAID6级别：有容错能力，效率略小于单磁盘的N倍，利用率N-2/N输入输出（I/O）系统 输入输出控制系统中央处理程序控制方式，其中的中断方式是使CPU和外设并行工作，效率很高直接存储器存取方式DMA，这种方式CPU并未干预输入输出处理及控制方式， 常见接口SCSI，可连接7个外设，支持热插拔（带点插拔）并行端口，双向多位数据同时传送通用接口总线RS-232，也叫串行口，比并行口的传输距

18、离远，DB-9和DB-25都是串行口USB，可连接127个设备，支持热插拔，为s，为480Mb/s，为5Gb/sIEEE1394，串行口的一种，也叫火线操作系统 RAS通过RAS来衡量计算机系统R，可靠性，一定时间内正常运行的概率A、可用性=平均无故障时间MTBF/（平均无故障时间MTBF+平均故障修复时间MTTR）S、可维修性两部件的可靠性分别是R1和R2，串行和并行方式的总体可靠性分别是R1*R2和1-（1-R1）（1-R2） 进程和线程 进程的状态及转换 死锁系统开发和运行基础软件的分类系统软件，如操作系统支撑软件，如开发工具应用软件，如office实时处理软件，一般是工业软件软件生存周

19、期 软件定义问题定义，落实问题的性质、工程目标和规模，明白要解决什么问题可行性研究，估计系统的成本和效益需求分析，明确系统必须具备哪些功能，用数据字典和简要算法描述系统逻辑性 软件开发概要设计，确立总体结构和模块关系，定义模块之间的接口，设计全局数据结构，制定综合测试计划详细设计，设计模块内的细节，如算法、数据结构和接口信息编码和单元测试，使用程序设计语言实现模块内功能并测试该模块综合测试 运行维护软件开发模型瀑布模型，自顶到下的线性模型，开发后期的测试阶段才能发现问题，增加了开发的风险快速原型模型，增量模型，先开发核心模块，其他构件逐步附加螺旋模型，适合于大型复杂项目喷泉模型，面向对象的典型

20、开发模型结构化设计、面向对象设计耦合度：做到高内聚（模块内）低耦合（模块间）是一个较科学的做法程序控制的三种结构，顺序、选择、循环面向对象方法（OO）=对象+类+继承+通过消息的通信对象是具有特殊属性（数据）和行为方式（方法）的实体类是具有相同属性和行为的一个或多个对象的描述实例是类所描述的一个具体的对象统一建模语言UML，是一种图示建模语言，UML表示法包括事务、关系和图三种构造块软件测试人工测试，也叫代码审查，可调编码错和逻辑错机器测试白盒测试，要完全理解程序结构和处理过程，测试逻辑路径，也称为结构测试，逻辑覆盖是白盒测试的常用方法机器测试黑盒测试，测试程序的输入输出，也叫功能测试，黑盒白

21、盒互为补充软件调试技术一般有蛮干法、原因排除法（对分查找法、归纳法、演绎法）、回溯法软件项目管理软件编码规模=（最大规模+4最可能的规模+最小规模）/6 进度安排工具关键日期表甘特图能直观表明每个任务的计划进度和当前进度网络图，PERT和CPM都采用网络图，网络图找工期要找最长路径软件过程能力评估，ISO9000:2000和CMM（软件成熟度模型），CMM五个级别，级别三为已定义级，CMM5（5级别）达到优化级网络技术网络体系结构 网络计算模型主机终端模型对等模型客户端/服务器模型即C/S即Client/Server模型，网络应用服务如DNS、DHCP一般都是C/S模型，属于胖客户端模型浏览器

22、/服务器模型即B/S即Browser/Server模型，属于瘦客户端模型网络分类 按拓扑结构划分网络拓扑（物理拓扑指的是网络中所有计算机和通信设备、通信媒体之间的物理连接方式，逻辑拓扑指的是网络中数据逻辑性工作的方式）总线型拓扑：耗材少，成本小，冲突多星型拓扑：耗材多，过于依赖中间节点，便于管理环型拓扑：单点坏网络瘫痪树型拓扑：星型拓扑的扩展，层次化便于管理网型拓扑：可靠性高、实现均衡负载、选路成本高 按范围划分LAN MAN WAN 等比较好记，但是大家应该结合VLAN，WLAN记忆 协议分层协议分层的目标是降低网络系统设计的复杂度，提高网络传输的适应性和灵活性在同一层次中能够完成相同功能的

23、元素成为对等实体对等实体之间的通信必须使用相同的通信规则称之为协议协议的构成：语法、语义、时序，语法规定了数据包的格式，语义定义如何处理，时序可忽略 服务访问点SAPSAP是上层调用下层服务的接口，是服务的唯一标识，比如IP包头的协议类型参考模型 OSI参考模型国际标准化组织ISO颁布开放互联参考模型OSI/RM，对应我国国标9387（GB9387）供7层，从下向上依次是物理层：为数据通信提供传输介质及互连设备，传输数据单元称为比特流数据链路层：传输的数据单元称为数据帧Frame网络层：使用逻辑地址进行选址，比如IP路由传输层：实现端到端的流量控制会话层：建立在传输层连接的基础上，例如远程登陆的会话管理表示层：通信系统之间数据的表示方式，如ASCII码，能实现加解密，压缩解压缩如JPEG应用层：提供方便的接口和运行程序 TCP/IP参考模型网络接口层：对应OS