1、但fitter在Quartus II编译需耗费很多时间,所以建议前仿真正确后,再考虑后仿真。使用Quartus II的waveform editor作前仿真与后仿真,我就不再多谈,本文主要是谈如何使用ModelSim-Altera作前仿与后仿。1.使用GUI的方式在ModelSim-Altera作前仿真。2.使用DO macro在ModelSim-Altera作前仿真。3.使用Quartus II + ModelSim-Altera作后仿真。Counter.v / Verilog1/*2(C) OOMusou 2008 :/oomusou blogs 34Filename : Counter.
2、v5Compiler Quartus II 8.1 / ModelSim-Altera 6.3g6Description : simple counter7Release 01/30/2009 1.08*/910timescale 1ns/100ps1112module Counter (13 input CLK,14 RST_N,15 output 3:0 CNT16);1718reg 3:0 cnt;19assign CNT = cnt;2021always(posedge CLK, negedge RST_N) begin22 if (!RST_N) 23 cnt New Project
3、Step 2:Add Existing File将Counter.v与Counter_tb.v加入Step 3:Compile All选择Counter.v或者Counter_tb.v,按鼠标右键,选择Compile-Compile All,编译所有Verilog code。编译成功。Step 4:Simulate在Library tab选择Counter_tb,按鼠标右键,选Simulate。Simulate成功。Step 5:Add Signal to Wave将欲观察的信号从Objects加入Wave,加入clk,rst_n与cnt。最后结果。Step 6:Run 300ns最后前仿结果
4、。2.使用DO macro在ModelSim-Altera作前仿真ModelSim也提供macro的方式,以上所有的GUI操作,都可以使用TCL script描述。Step 1与Step 2与之前一样。Execute MacroCounter_wave.do / ModelSim Macro#compilevlog Counter.vvlog Counter_tb.v#simulatevsim Counter_tb#probe signalsadd wave *#300 nsrun300 ns3.使用Quartus II + ModelSim-Altera作后仿真设定Quartus II使用M
5、odelSim-Altera作后仿真Assignments - Settings - Category :EDA Tool Settings - Simulation:Tool name:ModelSim-Altera选取Run gate-level simulation automatically after compilationFormat for output netlist:VerilogTime scale:1 ns 设定testbench 在同一页的NativeLink settings选择Compile test bench,按下TestBenches.加入Counter_tb
6、.v。比较诡异的是,Test bench name、Top level module in test bench与Design instance name in test bench无法自己抓到,必须自己填。编译与模拟 Processing - Start Compilation 完整程序代码下载Counter.7z Conclusion本文介绍了使用ModelSim作前仿真与后仿真,善用ModelSim,将可加快FPGA与SOPC的开发。See Also(原创) 如何使用ModelSim-Altera作电路仿真?(原创) 如何解决在Quartus II无法使用ModelSim-Altera模拟的问题?(原创) 如何做functional simulation? (SOC) (Quartus II) (ModelSim)Reference1 EDA先锋工作室,Altera FPGA/CPLA设计(基础篇),人民电邮出版社
copyright@ 2008-2022 冰豆网网站版权所有
经营许可证编号:鄂ICP备2022015515号-1