学习情境3数字钟电路设计与调试习题答案.docx

1、学习情境3数字钟电路设计与调试习题答案思考与练习题31.基础知识部分3.1选择题1.一个触发器可记录一位二进制代码，它有（C）个稳态。A.0 B.1 C.2 D.3 E.42对于D触发器，欲使，应使输入D=(C )。A.0 B.1 C.Q D. 3对于JK触发器，若J=K，则可完成(C )触发器的逻辑功能。A.RS B.D C.T D.T4欲使JK触发器按工作，可使JK触发器的输入端( A )。A.J=K=0 B.J=Q，K= C.J=，K=Q D.J=Q，K=0 E.J=0，K=5欲使JK触发器按工作，可使JK触发器的输入端（A ）。A.J=K=1 B.J=Q，K= C.J=，K=Q D.J

2、=Q，K=1 E.J=1，K=Q6同步计数器和异步计数器比较，同步计数器的显著优点是（A ）。 A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP控制7下列逻辑电路中为时序逻辑电路的是（ C ）。 A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器8. N个触发器可以构成最大计数长度（十进制数）为（D ）的计数器。 A.N B.2N C. D. 9同步时序电路和异步时序电路比较，其差异在于后者（ B ）。A.没有触发器 B.没有统一的时钟脉冲控制C.没有稳定状态 D.输出只与内部状态有关10一位8421BCD码计数器至少需要（ B ）个触发器。A.3 B.4 C.5 D

3、.1011具有记忆和存储功能的电路属于时序逻辑电路， 故 A 、 B 、 D 电路是时序逻辑电路。a. 触发器； b. 寄存器； c. 多位加法器； d. 计数器； e. 译码器； f. 数据选择器12脉冲整形电路有 C 。A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.555定时器13多谐振荡器可产生 B 。A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波14石英晶体多谐振荡器的突出优点是 C 。A.速度高 B.电路简单 C.振荡频率稳定 D.输出波形边沿陡峭3.2判断题（正确打，错误的打）1D触发器的特性方程为，与无关，所以它没有记忆功能。（ ）2RS触发器的约束条件RS=0表示不

4、允许出现R=S=1的输入。（）3由两个TTL或非门构成的基本RS触发器，当R=S=0时，触发器的状态为不定。（）4对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次。（）5同步时序电路由组合电路和存储器两部分组成。（ ）6时序电路不含有记忆功能的器件。（）7同步时序电路具有统一的时钟CP控制。（ ）8采用或触发器也可用来构成移位寄存器。( )9十进制计数器，除了采用8421编码或5421编码形式外，也可采用2421码、余3码和格雷码等其它形式的编码。( )10用反馈清零法或反馈置数法实现任意进制计数器必须采用二进制计数器芯片，而不能采用十进制计数器芯片。( )11施密特触发器

5、可用于将三角波变换成正弦波。（ ）12施密特触发器有两个稳态。（ ）13多谐振荡器的输出信号的周期与阻容元件的参数成正比。（ ）14石英晶体多谐振荡器的振荡频率与电路中的R、C成正比。（ ）15施密特触发器的正向阈值电压一定大于负向阈值电压。（）3.3填空题1一个基本RS触发器在正常工作时，它的约束条件是+=1，则它不允许输入= 0 且= 0 的信号。2触发器有两个互补的输出端Q、，定义触发器的1状态为 Q=1 ，0状态为 Q=0 ，可见触发器的状态指的是 Q 端的状态。3若一个基本RS触发器在正常工作时，不允许输入R=S=1的信号，因此它的约束条件是 。5数字电路按照是否有记忆功能通常可分为

6、两类： 组合逻辑电路 、 时序逻辑电路 。6时序逻辑电路按照其触发器是否有统一的时钟控制分为 同步 时序电路和 异步时序电路。7计数器按计数增减趋势分，有 加计数器 、 减计数器 和可逆计数器。8 计数器按触发器的翻转顺序分，有 同步 和 异步 计数器。9 一个五进制计数器也是一个 五 分频器。2.应用能力部分3.4试画出如图3-83（a）所示电路的端及端波形，输入信号波形如图题3.4（b）所示，设触发器的初始状态为0。 图3-833.5如图3-84所示电路是由触发器和与门组成的移相电路，在时钟脉冲作用下，其输出端输出2个频率相同、相位不同的脉冲信号。试画出端的时序图。 图3-843.6电路如

7、图3-85所示，设触发器初始状态均为0，试画出在作用下和的波形。图3-853.7已知下降沿触发器的波形如图3-86所示，试分别画出其端的波形。设，触发器的初始状态为0。 图3-86 (a) (b)3.8某同学用如图3-87（a）所给器件构成电路，并在示波器上观察到如图3-87（b）所示波形。试问电路是如何连接的？请画出逻辑电路图。 图3-873.9如图3-88（a）所示各触发器的波形如图3-88（b）所示，试画出各触发器输出端的波形。设各触发器的初态为0。 图3-883.10一个主从触发器，己知、端的电压波形如图3-89所示，试画出、端的电压波形。假定触发器的初始状态为。图3-893.11一逻

8、辑电路如图3-90所示，试画出在作用下，、的波形。图3-903.12将图3-91所示的波形信号作用在负边沿触发器上， 试画出触发器端的工作波形。设初始状态。图3-913.13试写出如图3-92(a)、(b)、(c)、(d)中各电路输出的状态函数，并画出在图3-92(e)中给定信号作用下的、的电压波形。图3-923.14试分析如图3-93所示的智力竞赛抢答电路的工作原理。图3-93简答：“开关S”按下，触发器清零，G=0，其他任一开关闭合，G=1。3.15用74H72和与非门组成如图3-94所示的“检1”电路(只要输入在下降沿时为1，端就输出一串持续正向脉冲，每个脉冲宽度为维持低电平的时间)，这

9、个电路常用来检测数字系统中按规定时间间隔是否有1状态出现。试说明其工作原理(即工作过程)，画出其工作波形图(输入给定周期性方波；其频率低于频率)。有条件者应当用实验验证。图3-94， 3.16分析图3-95所示时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出状态转换图和时序图。图3-95（a）驱动方程： 状态方程： 输出方程： 100010201101310000111000200010（b）驱动方程： 状态方程： 输出方程： 100000021000103101110411110051101013.17试用与或非门将四个边沿触发器连接成双向串行输入的移位寄存器，画出其逻辑图。

10、接线示意图： 3.18试设计一个时序脉冲发生器，画出其逻辑图。时序脉冲波形如图3-96所示。图3-963.19一个异步二进制计数器的最高工作频率为，如果每个触发器的平均传输延迟时间为，计数过程中每读取一次计数值所需时间为，这个计数器最多只能有几位？答：5位3.20用触发器组成4位异步二进制减法计数器，画出其逻辑图。3.21计数器如图3-97所示，试分析它是几进制的，画出各触发器输出端的波形图。图3-9710000112011111311111041100015001011五进制，无权码波形略3.22试分析图3-98所示逻辑电路为几进制计数器，画出各触发器输出端的波形图。图3-981000001

11、200101030101114111000四进制，无权码波形略3.23图3-99所示是由两片74161构成的计数器，试分析输出端的脉冲频率与脉冲频率的比值是多少？图3-99？3.24利用74163芯片，采用反馈清零法和反馈置数法两种方法构成六进制计数器，画出逻辑图，列出状态表。3.25设计一个七十五进制计数器，画出逻辑图。3.26图3-100所示电路为由555定时器构成的多谐振荡器，已知，求振荡周期T,并画出相应的和的波形。 图3-100T=1.26mS3.27图3-101所示电路是由555定时器构成的路灯照明自动控制电路。R为光敏电阻，受光照时电阻值小，无光照时电阻值很大。利用继电器KA的常

12、开触点去控制路灯。试分析其工作原理，并说明555在此电路中构成什么型式的电路？RP在电路中起什么作用？图3-101有光照时光敏电阻阻值小，R1和RP电阻分压大，电容一旦充电达到高电压（8V），无处放电，输出即保持低电平，当无光照时，R1和RP电阻分压减小，电容放电低于，555输出高电平，继电器得电，灯亮。RP整定灯亮的日照条件。3.28试分析图3-102所示电路的逻辑功能，写出电路的驱动方程、状态方程、输出方程，画出状态转换图和时序图，并判断电路能否自启动。图3-102 驱动方程： 状态方程： 输出方程： 五进制减法计数器1000100121000110301101004010001050010000110101001110001011110000状态转换图和时序图可由状态转换表列出。3.29利用集成计数器构成图3-103所示两个电路，试分析各电路为几进制计数器？图3-103a）十三进制，b）四十一进制3.30某铅笔厂为了统计需要，要求设计一个四十八进制计数器，试画出利用集成计数器74HC192构成的电路。