利用锁相环芯片实现FSK信号的调制与解调电路的设计.docx

1、利用锁相环芯片实现FSK信号的调制与解调电路的设计目 录1 锁相环简介 11.1 引言 11.2 锁相环的结构 12 锁相环芯片简介 22.1 NE564介绍 22.2 CD4046介绍 33 FSK简介 63.1 FSK基本概念与特点 63.2 FSK的发展及应用前景 74 利用锁相环芯片实现FSK信号的调制 84.1 FSK信号调制的基本原理 84.2 利用NE564实现FSK信号调制电路的设计 84.3 利用CD4046实现FSK信号调制电路的设计 95 利用锁相环芯片实现FSK信号的解调 106 实验结果分析 116.1 利用锁相环芯片实现FSK信号调制和解调的结果分析 116.2 课

2、题的主要研究工作及意义 14参考文献 15致谢 16利用锁相环芯片实现FSK信号的调制与解调电路的设计摘要：频移键控（FSK）操作方法简单，易于实现；在解调的过程中不须恢复本地载波，也可进行异步传输；并且抗噪声和抗衰落性能也都较强。因此，频移键控（FSK）的调制与解调技术在通信行业中得到了广泛地应用，且主要适用于低、中速数据的传输。本文主要介绍锁相环芯片NE564、CD4046和FSK信号的基本特点、工作原理和用途，并详细的阐述了利用锁相环芯片NE564和CD4046实现FSK信号的调制与解调工作的基本原理和主要设计过程。在技术方面，主要介绍FSK调制与解调的相关原理和基本技术。最后对整个实验

3、设计过程进行总结分析，并深入探讨了课题的主要研究工作及意义，加深了对数字移频键控的调制与解调方法的理解；更加深入的学习了锁相环的设计原理，并加强了对锁相环的应用。关键词：锁相环；NE564；CD4046；FSK；调制；解调Using PLL Chip to Achieve FSK Signal Modulation and Demodulation Circuit DesignAbstract:Frequency shift keying (FSK) operation method is simple,easy to implement;In the process of demodulat

4、ion,need not to restore the local carrier can also be used for asynchronous transmission;And anti noise and fading resistance is strong.Therefore,frequency shift keying (FSK) modulation and demodulation technology has been widely used in the communications industry,and is mainly suitable for low and

5、 medium speed data transmission.NE564 PLL chip were introduced in this paper,CD4046 and the basic characteristics of FSK signal,the working principle and purpose,and expounds in detail the use of NE564 PLL chip CD4046 and realize the basic principle of FSK signal modulation and demodulation of the w

6、ork and the main design process.In terms of technology,mainly introduces the FSK modulation and demodulation principle and basic technology.Finally to summarize the whole process of design of experiment is analyzed,and discussed the main research work and significance of topics,deepened the FSK digi

7、tal modulation and demodulation ways of understanding;More in-depth study,the design principle of phase-locked loop,and strengthen the application of phase-locked loop.Key words:Phase-locked loop;NE564;CD4046;FSK;Modulation;Demodulation1 锁相环简介1.1 引言随着现代社会的不断进步，电子计算机和电子科学技术不断地普及到我们的家庭中。通信对我们来说也显得越来越至

8、关重要，密不可分。对于通信技术而言，通信的质量问题也就显的非常的关键。在保证信息远距离传输正确性这一方面，数字通信系统拥有先天的优势，这也正是数据通信技术快速发展的真正原因。数字频率调制是数据通信中一种常见的调制方式。由于频移键控（FSK）的调制和解调原理都相对比较简单，作为数字通信原理的一门入门学科，透彻的理解频移键控（FSK）后可以更好地理解其他较复杂的调制系统，为以后的进一步发展打下坚实基础1。锁相环（PLL）是一种闭环的自动跟踪负反馈系统。60年代初随着数字通信系统的发展，锁相环的应用也越来越广。在电子仪器方面，锁相环在频率合成器和相位计等仪器中起了重要作用。锁相环路之所以能得到如此广

9、泛的应用，是由于其独特的优良性能所决定的。它具有载波跟踪特性，作为一个窄带跟踪滤波器，可提取淹没在噪声中的信号；用高稳定的参考振荡器锁定，可提供频率高稳定的频率源；可进行高精度的香味与频率测量等等。它具有调制跟踪特性，可制成高性能的调制器和解调器。它还具有低门限特性，可大大改善模拟信号和数字信号的解调质量2。对于不同的调制方式，还有其不同的独特的解调方法。在本实验中主要利用了锁相环的特性，实现了基于锁相环的数字信号移频键控的调制与解调。1.2 锁相环的结构锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL。它广泛应用于广播通信、频率合成、自动控制

10、及时钟同步等技术领域3。锁相环主要由相位比较器（PC）、压控振荡器（VCO）、低通滤波器三部分组成，如图1-1所示。图1-1 锁相环结构图图中的压控振荡器的输出接至相位比较器的一个输入端，其输出频率的高低由低通滤波器上建立起来的平均电压的大小决定。施加于相位比较器另一个输入端的外部输入信号与来自压控振荡器的输出信号相比较，比较结果产生的误差输出电压正比于和两个信号的相位差，经过低通滤波器滤除高频分量后，得到一个平均值电压。这个平均值电压朝着减小VCO输出频率和输入频率之差的方向变化，直至VCO输出频率和输入信号频率获得一致。这时两个信号的频率相同，两相位差保持恒定（即同步）称作相位锁定。2 锁

11、相环芯片简介2.1 NE564介绍高频模拟锁相环NE564是Philips Semiconductor公司（荷兰菲利浦公司）的产品，同类国产产品的型号有XD564、L564等。NE564最高工作频率可达到50MHZ，采用+5V单电源供电，特别适用于高速数字通信中FM调频信号及2FSK移频键控信号的调制、解调，而无需外接复杂的滤波器。NE564采用双极性工艺，其外部引脚图和内部组成框图分别如图2-1和图2-2所示。其中，为限幅器，可抑制FM调频信号的寄生调幅；相位比较器（鉴相器）PD的内部含有限幅放大器，以提高对AM调幅信号的抗干扰能力；外接电容、组成低通滤波器，用来滤出比较器输出的直流误差电压

12、的波纹；改变引脚的输入2电流可改变环路增益；压控振荡器VCO的内部接有固定电阻R（R=100），只需外接一个定时电容就可产生振荡。VCO有两个电压输出端，其中输出TTL电平，输出ECL电平。后置鉴相器由单位增益跨导放大器和施密特触发器ST组成。其中，提供解调FSK信号时的补偿直流电平及用作线性解调FM信号时的后置鉴相滤波器；ST的回差电压可通过引脚16外接直流电压进行调整，以消除输出信号的相位抖动4。图2-1 NE564的外部引脚图图2-2 NE564的内部组成框图2.2 CD4046介绍锁相环过去多采用分立元件和模拟电路组成，现在常使用集成电路的锁相环，CD4046便是常用的锁相环集成电路5

13、。CD4046锁相环采用的是RC型压控振荡器，必须外接电容C1和电阻R1作为充放电元件，当PLL对跟踪的输入信号的频率宽度有要求时还需要外接电阻R2。其特点是电源电压范围宽为3V18V，输入阻抗高约100，动态功耗小，在中心频率f0为10kHz下功耗仅为600W，属微功耗器件。图2-3是CD4046的引脚排列，采用16脚双列直插式，各引脚功能如下：1脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。2脚相位比较的输出端。3脚比较信号输入端。4脚压控振荡器输出端。5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。6、7脚外接振荡电容。8、16脚电源的负端和正端。9脚压控振荡器的控制端。1

14、0脚解调输出端，用于FM解调。11、12脚外接振荡电阻。13脚相位比较器的输出端。14脚信号输入端。15脚内部独立的齐纳稳压管负极。图2-3 CD4046的外部引脚图图2-4 CD4046的内部电原理框图图2-4是CD4046内部电原理框图，它主要由相位比较、相位比较器、压控振荡器（VCO）、源跟随器、线性放大器、整形电路等部分组成。相位比较器采用异或门结构，当两个输人端信号、的电平状态不同时（即一个高电平，一个为低电平），输出端信号为高电平；反之，当、的电平状态相同时（即两个均为高，或均为低电平），输出为低电平。当、的相位差变化在0-180的范围内时，的脉冲宽度m也随之改变，即占空比亦在改变

15、。从比较器的输入和输出信号的波形（如图2-5所示）可看出，其输出信号的频率是输入信号频率的两倍，并且与两个输入信号之间的中心频率保持90的相位移动。对相位比较器而言，它要求、的占空比均为50%（即方波），这样才能使锁定的范围为最大。 图2-5 比较器的输入和输出信号的波形相位比较器是一个由信号的上升沿控制的数字存储网络。它对输入信号占空比的要求不高，并允许输入非对称的波形，它具有很宽很广的捕捉频率范围，而且不会锁定在输入信号的谐波上。它可提供数字误差信号和锁定信号（相位脉冲）两种输出，当达到锁定时，在相位比较器的两个输人信号之间保持0相位移动。对相位比较器而言，当14脚的输入信号比13脚的比较

16、信号频率低时，输出为逻辑“0”；反之则输出逻辑“1”。如果两个信号的频率相同而相位不同，当输人信号的相位滞后于比较信号时，相位比较器输出的为正脉冲，当相位超前时则输出的为负脉冲。在这两种情况下，从1脚都会有与上述正、负脉冲宽度相同的负脉冲产生。相位比较器会输出一个与两输入脉冲上升沿之间相位差相等宽度的正负脉冲。而当两个输入脉冲的频率和相位都一致时，相位比较器的输出为高阻态，则1脚输出为。图2-6为上述所示波形。由此可见，从1脚输出信号是负脉冲还是固定的高电平高电平就可以判断出两个输入信号的情况了。图2-6 输入信号情况判断CD4046内部的线性放大器和整形电路，可将14脚输入的100mV左右的微弱输入信号变成方波或脉冲信号送至两相位比较器。源跟踪器是增益为1的放大器，V