基于FPGA的电话卡计费器设计毕业设计论文.docx

1、基于FPGA的电话卡计费器设计毕业设计论文毕业设计（论文） 设计（论文）题目: 基于FPGA的电话卡计费器设计毕业设计（论文）原创性声明和使用授权说明原创性声明本人郑重承诺：所呈交的毕业设计（论文），是我个人在指导教师的指导下进行的研究工作及取得的成果。尽我所知，除文中特别加以标注和致谢的地方外，不包含其他人或组织已经发表或公布过的研究成果，也不包含我为获得 及其它教育机构的学位或学历而使用过的材料。对本研究提供过帮助和做出过贡献的个人或集体，均已在文中作了明确的说明并表示了谢意。作 者 签 名： 日 期： 指导教师签名： 日期： 使用授权说明本人完全了解 大学关于收集、保存、使用毕业设计（论

2、文）的规定，即：按照学校要求提交毕业设计（论文）的印刷本和电子版本；学校有权保存毕业设计（论文）的印刷本和电子版，并提供目录检索与阅览服务；学校可以采用影印、缩印、数字化或其它复制手段保存论文；在不以赢利为目的前提下，学校可以公布论文的部分或全部内容。作者签名： 日 期： 学位论文原创性声明本人郑重声明：所呈交的论文是本人在导师的指导下独立进行研究所取得的研究成果。除了文中特别加以标注引用的内容外，本论文不包含任何其他个人或集体已经发表或撰写的成果作品。对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式标明。本人完全意识到本声明的法律后果由本人承担。作者签名： 日期： 年 月 日学位论

3、文版权使用授权书本学位论文作者完全了解学校有关保留、使用学位论文的规定，同意学校保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。本人授权 大学可以将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。涉密论文按学校规定处理。作者签名： 日期： 年 月 日导师签名： 日期： 年 月 日注 意 事 项1.设计（论文）的内容包括：1）封面（按教务处制定的标准封面格式制作）2）原创性声明3）中文摘要（300字左右）、关键词4）外文摘要、关键词 5）目次页（附件不统一编入）6）论文主体部分：引言（或绪论）、正文、结论7）参考

4、文献8）致谢9）附录（对论文支持必要时）2.论文字数要求：理工类设计（论文）正文字数不少于1万字（不包括图纸、程序清单等），文科类论文正文字数不少于1.2万字。3.附件包括：任务书、开题报告、外文译文、译文原文（复印件）。4.文字、图表要求：1）文字通顺，语言流畅，书写字迹工整，打印字体及大小符合要求，无错别字，不准请他人代写2）工程设计类题目的图纸，要求部分用尺规绘制，部分用计算机绘制，所有图纸应符合国家技术标准规范。图表整洁，布局合理，文字注释必须使用工程字书写，不准用徒手画3）毕业论文须用A4单面打印，论文50页以上的双面打印4）图表应绘制于无格子的页面上5）软件工程类课题应有程序清单，

5、并提供电子文档5.装订顺序1）设计（论文）2）附件：按照任务书、开题报告、外文译文、译文原文（复印件）次序装订指导教师评阅书指导教师评价：一、撰写（设计）过程1、学生在论文（设计）过程中的治学态度、工作精神 优 良 中 及格 不及格2、学生掌握专业知识、技能的扎实程度 优 良 中 及格 不及格3、学生综合运用所学知识和专业技能分析和解决问题的能力 优 良 中 及格 不及格4、研究方法的科学性；技术线路的可行性；设计方案的合理性 优 良 中 及格 不及格5、完成毕业论文（设计）期间的出勤情况 优 良 中 及格 不及格二、论文（设计）质量1、论文（设计）的整体结构是否符合撰写规范？ 优 良 中 及

6、格 不及格2、是否完成指定的论文（设计）任务（包括装订及附件）？ 优 良 中 及格 不及格三、论文（设计）水平1、论文（设计）的理论意义或对解决实际问题的指导意义 优 良 中 及格 不及格2、论文的观念是否有新意？设计是否有创意？ 优 良 中 及格 不及格3、论文（设计说明书）所体现的整体水平 优 良 中 及格 不及格建议成绩： 优 良 中 及格 不及格（在所选等级前的内画“”）指导教师： （签名） 单位： （盖章）年 月 日评阅教师评阅书评阅教师评价：一、论文（设计）质量1、论文（设计）的整体结构是否符合撰写规范？ 优 良 中 及格 不及格2、是否完成指定的论文（设计）任务（包括装订及附件）

7、？ 优 良 中 及格 不及格二、论文（设计）水平1、论文（设计）的理论意义或对解决实际问题的指导意义 优 良 中 及格 不及格2、论文的观念是否有新意？设计是否有创意？ 优 良 中 及格 不及格3、论文（设计说明书）所体现的整体水平 优 良 中 及格 不及格建议成绩： 优 良 中 及格 不及格（在所选等级前的内画“”）评阅教师： （签名） 单位： （盖章）年 月 日教研室（或答辩小组）及教学系意见教研室（或答辩小组）评价：一、答辩过程1、毕业论文（设计）的基本要点和见解的叙述情况 优 良 中 及格 不及格2、对答辩问题的反应、理解、表达情况 优 良 中 及格 不及格3、学生答辩过程中的精神状态

8、 优 良 中 及格 不及格二、论文（设计）质量1、论文（设计）的整体结构是否符合撰写规范？ 优 良 中 及格 不及格2、是否完成指定的论文（设计）任务（包括装订及附件）？ 优 良 中 及格 不及格三、论文（设计）水平1、论文（设计）的理论意义或对解决实际问题的指导意义 优 良 中 及格 不及格2、论文的观念是否有新意？设计是否有创意？ 优 良 中 及格 不及格3、论文（设计说明书）所体现的整体水平 优 良 中 及格 不及格评定成绩： 优 良 中 及格 不及格教研室主任（或答辩小组组长）： （签名）年 月 日教学系意见：系主任： （签名）年 月 日毕业设计（论文）学生开题报告表课题名称基于FPG

9、A的电话卡计费器设计课题类型设计课题来源纵向导 师学生姓名学 号专 业电子信息科学开题报告内容：（调研资料的准备，目的、要求、思路与预期成果；任务完成的阶段、 内容及时间安排；完成设计（论文）所具备的条件因素等。）一、 工程背景1.FPGA背景FPGA是英文Field Programmable Gate Array 的缩写，即现场可编程门阵列，它是在可编程阵列逻辑PAL（Programmable Array Logic）、门阵列逻辑GAL（Gate Array Logic）、可编程逻辑器件PLD（Programmable Logic Device）等可编程器件的基础上进一步发展的产物。它是作为

10、专用采集成电路ASIC（Application Specific Integrated Circuit）领域中的一种半定制电路而出现的，即解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA能完成任何数字器件的功能，上至高性能CPU，下至简单的74系列电路，都可以用FPGA来实现。FPGA如同一张白纸或是一堆积木，工程师可以通过传统的原理图输入法，或是硬件描述语言自由设计一个数字系统。通过软件仿真，我们可以事先验证设计的真确性。在PCB完成以后，还可以利用FPGA的在线修改能力，随时修改设计而不必改动硬件电路。使用FPGA来开发数字电路，可以大大缩短设计时间，减少PCB面积

11、，提高系统的可靠性。PLD的这些优点使得PLD技术在90年代以后得到飞速的发展，同时也大大推动了电子设计自动化EDA软件和硬件描述语言VHDL的进步。2.EDA背景EDA技术是现代电子信息工程领域的一门新技术，同时也是现代电子设计技术和电子制造技术的核心。EDA技术是依赖功能强大的计算机，在EDA工具软件平台上开发出来的一整套电子系统设计的软硬件工具，并提供了先进的电子系统设计方法。未来EDA技术将向深度和广度两个方面发展，有专家认为，21世纪将是EDA技术快速发展的时期，并且EDA技术将是对21世纪产生重大影响的十大技术之一。一般情况下，利用EDA技术进行电子系统设计，最终目标是完成专用集成

12、电路ASIC的设计和实现。基于可编程器件EDA技术主要包括如下四个要素：（1）大规模可编程器件可编程逻辑器件（PLD，Programmable Logic Device）即部分功能可由软件程序更改的器件。它是当前数字系统设计的主要硬件基础，是硬件编程语言VHDL的物理实现工具。可编程逻辑器件使用计算机，利用软件，硬件对器件进行系列编程，然后通过程序指挥芯片配置连线和编程器件，把应连接的元件，单元连接起来。根据用户编写的不同程序就可以制造出有不同电路功能的器件。并在设计阶段进行仿真（Emulation）使得微电子设计实现了早期集成和软硬件联合验证。CPLD实际是一个子系统部件，具有可编程性和实现

13、方案容易改动的特点。它具有更高的集成度，它允许更多的输入信号，乘积和宏单元。CPLD内含多个I/O块和逻辑块。这些逻辑块可以使用可编程内连线的布线来实现相互间联系。每一个逻辑块就相当于一片220V10和236V18的PLD。有乘积阵列，乘积项分配机构和宏单元。I/O块通常具有逻辑功能和较强的I/O控制功能。目前大部分CPLD器件还具有兼容于IEEE1149.1（JTAG）标准测试激励端和边界扫描能力，以及兼容于PCI接口协议的输入输出缓冲器。(2) 硬件描述语言硬件描述语言（HDL）是一种用文本形式来描述和设计电路的语言，它可以使电子系统设计者利用这种语言来描述自己的设计思想和电子系统的行为并

14、建立模型，然后利用EDA工具进行仿真，自动综合到门级电路，可用ASIC或CPLD/FPGA实现其功能。目前其中最有代表性的是美国国防部开发VHDL（Very-High-Speed Integrated Circuit HDL），Verilog公司开发的Verilog HDL。HDL（IEEE1164）和Verilog HDL（IEEE1364）被IEEE列为工业标准，被众多EDA工具所支持，在电子工程领域，已成为事实上通用的HDL。将担负几乎全部的数字系统设计任务。VHDL主要用于描述数字系统的结构，行为，功能和接口。VHDL语言形式及描述风格与句法类似于一般的计算机高级语言。VHDL的程序结构特点是，将一项工程设计实体（可以是一个元件，一个电路模块或一个系统）分成外部（即端口）或内部。在对一个设计实体定义了外部界面后，一旦其内部开发完成，其它设计就可以直接调用这个实体。这种设计实体分成内外部分的概念就是VHDL系统设计的基本点。（3）软件开发工具MAX+PLUS II是Altera公司的第三代CPLD开发工具软件，它集成了可编程逻辑器件的设计环境。它可以在多