精品组成原理复习docWord文档下载推荐.docx

1、1. 立即寻址，2. 直接寻址，3 .间接寻址，4. 寄存器寻址，5. 寄存器间接寻址，6. 变址寻址，7. 基址寻址8. 相对寻址9. 堆栈寻址指令系统设计技术与操作码扩展技术RISC,CISC第七章：控制器控制器的组成与作用指令周期，机器周期，时钟周期的概念及三者之间的关系控制方式：同步控制，界步控制，联合控制的概念微程序控制器，：PC, IR, AR的作用微操作，微命令，微指令，微丿苛期，微地址，微程序，机器指令与微程序的关系 微程序的设计指令译码器的作用，指令的执行过稈主存储器与控制存储器（控存）的作用与区别水平型微指令和垂直型微指令的区别直接控制法，字段直接编译法，字段间接编译法微程

2、序控制器与硬布线控制器的比较第八章：I/O设备编址方式统一编址，独立编址主机与i/o设备交换涪息的方式：程序查询方式，程序中断方式，DMA方式，I/O通道方式。I/O处理机方式例题:判断题：（对的打7,错的打“ X”,）1. 根据指令岀现的频度来分配操作码的长度原则是使用频度高的指令分配较短的操 作码，而频度低的指令分配较长的操作码。2. 堆栈是由一些连续存储单元组成的先进后出的存储器。3. 在定点补码一位除法采用加减交替算法中，不够减商0,恢复余数，并将被除数与 商左移1位；被除数减去除数，够减则商1,余数与商左移一位。4. 微程序控制器的执行速度较硬联逻辑控制器的速度慢，而且内部结构较规整

3、，易 扩充修改。5. 设置Cache的主要目的是提高内存的整体访问速度。6. Von Neumann型计算机的基本思想是程序存储、程序控制型机器。7. 在超前进位4位加法器屮，每个进位产生只与本位的二个数位及低位所产生的进 位有关。&调入Cache中的数据在主存一定存有副本。9. 在具有虚拟存储器的系统中，根寻址方式计算出来的启效地址是辅疗地址。10. rh 一些连续存储单元组成的先进先出的存储器称为堆栈。11. 操作数地址在指令中的寻址方式称为直接寻址。12. 操作数地址在寄存器中的寻址方式称为寄存器间接寻址。13. 内存是用来存放机器指令和数据的而控存是用来存放解释机器指令的微程序的。14

4、. 奇校验码能检验出奇数个位出错，偶校验码能检验出偶数个位出错。15. 程序可在辅助存储器中直接运行。16. CPU执行指令的时间称为指令周期。17. 字符码1001011的偶校验码是1。18. 控制存储器的作用是存放机器指令的。19. 二个无符号二进制数相加，只要产牛:进位，则溢出。20. 虚拟存储器指的是“主存一辅存”层次。21. 实现丄存地址与cache地址的映射是由硬件自动完成。22. 采用多体交叉存储器可提高存储器的带宽。选择题1. 指令的寻址方式有顺序和跳跃两种，采用跳跃方式可以实现（ ）。A. 堆栈寻址 B.程序的条件转移C.程序的无条件转移D.程序的条件转移和无条件转移2. 计

5、算机屮表示地址时使用（）A. 无符号数 B.原码C.反码D.补码3. 在计算机系统中，表征系统运行状态的部件是（）。A程序计数器B.累加寄存器C.中断寄存器 D.程序状态字4. DRAM是利用极间电容存储电荷来表示0,和T，信息的，市于电荷的漏电作用，故需（）。A. 增加写入驱动电流；B.增加读岀放大器电路；C.定时刷新、再生；D.延长读写时间5. 一个指令周期通常市（）组成。A. 若干个机器周期 B.若干个时钟周期C.若干个工作脉冲 D.若干个节拍6. 若一台计算机的字长为8个字节，则表明该机器（）。A. 能处理的数值最大为8位十进制数 B.能处理的数值最多由8位一进制数组成B. CPU 一

6、次运算的二进制代码为64位 C.在CPU中运算的结果最大为2的64次方7. 控制器中用丁记录指令地址的寄存器是（）。A. 丄存地址寄存器 B.程序计数器 C.指令寄存器 D.标志寄存器 X= 0.0011, Y= -0.1011, X-Y补 =（）A. 1.1110 B. 1.1000 C. 0110 D. 0.1000916个汉字的机内码需要（）。A. 16字节 B. 32字节 C. 64字节 D. 8字节10. 数的机器码表示中，（）的零的表示形式是唯一的。A.原码 B.反码 C.补码和原码 D.补码和移码11. 微程序控制器中，每一条机器指令通常需 。A. 一条微指令来解释执行 B. 一

7、段微指令编写的微程序来解释执行C. 一条亳微指令来直接解释执行 D. 一段毫微指令编写的毫微程序来直接解释执行12. 微程序控制器中，机器指令与微指令的关系是 oA. 每一条机器指令由一条微指令来执行B. 每一条机器指令由一段微指令编写的微程序来解释执行C. 每一条机器指令组成的程序可由一条微指令来执行D. 一条微指令由若干条机器指令组成13. 某机采用一级流水线组织，第一级为取指令、译码，需要200ns完成操作；第一级为执行周 期，一部分指令能在180ns内完成，另一些指令要360ns才能完成，机器周期应选（ ）。A. 01110 B 0.1000C. 1.1110D. L100016. 某

8、计算机字长32位，英存储容量是1MB,若按字编址，它的寻址范围是A.0IM B.0512KB C.0256K D0256KB17. 在定点二进制运算器中，减法运算一般通过 来实现。A.原码运算的二进制减法器B.补码运算的一进制减法器C.原码运算的十进制加法器D.补码运算的二进制加法器18在虚拟存储器中，页式、段式和段页式的储存管理方式的主要任务是（）。A.装入程序 B.编译 C.加快存取速度 D.虚拟地址到实地址的转换19.按冯诺依曼计算机体系结构的基本思想设计的计算机硬件系统包括（）,A. 微程序控制器、存储器、显示器、键盘B. 运算器、控制器、存储器、输入设备、输出设备C. 总线、CPU、

9、磁盘、显示器、打印机D. 运算器、主存、缓冲存储器、虚拟存储器、控制器20计算机系统的层次结构从内到外依次为（）A. 硬件系统、系统软件、应用软件B. 系统软件、硬件系统、应用软件C. 系统软件、应用软件、硕件系统D. 应用软件、硬件系统、系统软件21. 假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是 A. 11001011 B. 11010110 C. 11000011 D. 1101100122. 采用虚拟存贮器的主要目的是 oA提高主存贮器的存取速度B. 扩大主存贮器的存贮空间，并能进行口动管理和调度C. 提高外存贮器的存取速度D. 扩大外存贮器的存贮空间；23. 常

10、用的虚拟存贮系统由 两级存贮器组成，其中辅存是大容量的磁表面存贮器。A.主存-辅存 B.快存-主存C.快存-辅存D.通用寄存器-主存24. 主存贮器和CPU之间增加cache的目的是 。A.提高CPU访问存储器系统的整体速度 B.扩大主存贮器容量C.增加CPU屮通用寄存器的数量 D.加快CPU访问外存的速度25. 主存贮器和CPU之间增加cache的目的是 。A. 解决CPU和主存Z间的速度匹配问题B. 扩大主存贮器容量C. 扩人CPU中通用寄存器的数量D. 既扩大丄存贮器呑量，又扩大CPU屮通用寄存器的数量26. 计算机系统中的机器指令指的是（）A.用一进制代码表示的指令B-用助记符表示的指

11、令C. 用数学符号表示的指令D. 放在控制存储器中的微指令27. 八位二进制补码数的表示范围为（）。A. 0 +128 B. 0 +255C. 128 +127 D. - 255 +25528. 相联存储器采用按（）访问方式，因而速度比普通存储器快。A.地址 B.内容 C.实地址 D.虚地址29. A.二个数同号B. 二个数异号二个补码数相加减，可能产生溢出的情况是（）C. 相加数异号，相减数同号 D.相加数同号，相减数异号30. 计算机系统中的机器指令指的是（）A. 用二进制代码表示的指令B. 用助记符表示的指令31. 八位二进制补码数的表示范围为（）。A. 0+128 B. （T+255C

12、. - 128+127 D. - 255+255三.填空题1. 按实现方式，控制器分为微程序控制器和 控制器，后者的执行速度比前者 ;RISC系统多采用 控制器。2. 存储的信息在加电时不会丢失，断电后会丢失的既能读乂能写的半导体器件称 ，而加电时需刷新的半导休器件器件称 ，前者与后者相比，速度 。3. 取指周期中从内存读出的信息流为 ,执行周期中从内存读出的信息流为 o4. 主存与cache的地址映射有 、 、 二种方式。其中组相连方式适度地兼顾了前二者的优点，又尽量避免其缺点，从灵活性、命中率、硬件投资来说较为理想。5. 一个机器字长为16位，阶码8位，其中一位符号位，尾数8位，其中一位符

13、号位，阶码和尾数均用补码表示，它能表示的最大数为 ，最小数为 .最接近0的正数为 ，最接近0的负数为 o6. 在控制器中，专用寄存器PC用丁指出 , IR用丁存放 ;在微程序控制器中，指令译码器的功能是 07. 在微程序控制的计算机中，将由同时发出的控制信号所执行的一组微操作称 ,执行一条指令实际上就是执行一段存放在 屮的微程序。8. 在浮点数表示中， 和 被称为机器零。9. 16位的整数补码口J表示的十进制数据范围为 o10. 一个机器字长为16位，阶码8位，含一位阶符，尾数8位，含一位数符，阶码和尾数均用补码表示，它能表示绝对值最人的规格化数的十进制真值为 ，绝对值的最小的规格化数的十进制

14、真值为 。11浮点加法运算步骤的第一步应是 。12. 完全水平型微指令，控制字段为16位，则一条微指令最多可同时启动 个微操作；完全垂宜型微指令，定义15种微操作，则微操作码字段最少需要 位。13. CPU从 収出一条指令并执行这条指令的时间总和称为 o14. 运算器主要市通用寄存器、ALU、标志寄存器、 、 等部件组成。15. 字符码1001011的奇校验位的值为 。16. 在浮点数表示中，有两种情况： 和 被称为机器零。17. 在组合逻辑控制器中，从逻辑函数的角度来看， 是多种输入信号的函数。18. 浮点数算术运算过程中，每次阶码运算后都应该 o19. 某机字长16位，CPU地址总线20位

15、，数据总线16位，存储器按字编址。若该机主存采用16KX8位的DRAM芯片（内部为128X128阵列）构成最大主存空间，则共需 个芯片若釆用异步刷新方式，单元刷新周期为加s,则刷新信号的周期为 。20. 微程序控制器主要由微地址形成电路、控存、 、 等部件组成。21. 微机A、B是采用不同主频的CPU芯片，片内逻辑电路完全相同，若A机的CPU主频为8MHz, B机为12MHzoA机的平均指令执行速度为0.4MIPS,那么A机的CPU丄振周期为（13 ） 阴,A机的平均指令周期为 g B机的平均指令执行速度为 MIPSo22. SRAM的存储单元是用 器件来存储信息的， 而DRAM则是用器件来存

16、储佶息的，前者比后者速度 o24. 主存与cache的地址映射有 、 、 三种方式。其中组相连方式适度地兼顾了前一者的优点，又尽量避免其缺点，从灵活性、命屮率、硬件投资来说较为理想。25. 在原码除法的加减交替算法中，若木次余数为负，商上_,求下一位商的办法是，余数先 ,再 来得到新的部分余数。为加快除法运算的速度，可以釆用 器件。26. 在控制器中，专用寄存器PC用于指出 , IR用于存放 ；程序控制器中，指令译码器的功能是 o27. 微指令分为 型微指令和 型微指令，前者并行操作能力强。28一个机器字长为16位，阶码8位，其中一位符号位，尾数8位，其中一位符号位，阶码和 尾数均用补码表示，

17、它能表示的最大数为 ,最小数为 :29.在微程序控制的计算机屮，将由同时发出的控制信号所执行的一组微操作称 ,执行一条指令实际上就是执行一段存放在 中的微程序。三问答题1. 在RR型，RS型，SS型指令中，哪类指令执行时间长？哪类指令执行时间短?2. 提高存储器速度可采用哪些措施？（至少3种）3. 控制器的主要功能是是什么？4在微指令控制器中，指令译码器的功能是什么？5在RR型，RS型，SS型指令中，哪类指令执行时间长？6. CPU的基本组成有哪些？7在微程序控制器中，微程序的入口和下条微指令地址是如何形成的？8. 控制器的基本组成有哪些？9. SRAM, DRAM, ROM, EPROM 有

18、那些区别。4. 综合题1. 某机字长8位，CPU地址总线16位，数据总线8位，存储器按字节编址，CPU的控制信号线 有：MREQ# （存储器访问请求，低电平有效），R/W# （读写控制，低电平为写信号，高电平为读信 号）。试问：1 若该机主存采用16KX1位的DRAM芯片（内部为128X128阵列）构成最人主存空间，则共 需多少个芯片？若采用异步刷新方式，单元刷新周期为2ms,则刷新信号的周期为多少时间？ 刷新用的行地址为几位？（4分）2 若为该机配备2KX8位的Cache,每块8字节，釆用2路组相联映彖，试写出对主存地址各 个字段的划分（标出各个字段的位数）；若主存地址为3280H,则该地址

19、可映象到的Cache 的哪一组？（6分）3 若用2个16KX4位的SRAM芯片和2个8KX8位的SRAM芯片形成32KX8位的RAM存 储区域，起始地址为0000H,假设SRAM芯片启CS# （片选，低电平有效）和WE# （写使能, 低电平有效）信号控制端。（1） 试画岀地址译码方案；写出RAM的地址范围。（2） 并画出SRAM与CPU的连接图，请标明SRAM芯片个数、译码器的输入输出线、地址 线、数据线、控制线及其连接。（10分）2. 设有浮点数，x二2* （9/16） ,丫二2取（一13/，阶码用4位（含1位符号位）移码表示， 尾数用5位（含1位符号位）补码表示。（1） 写出x和y的浮点数

20、表示。（2） 求真值xXy=?要求写出完整的浮点运算步骤，并要求尾数用补码一位乘法（booth 法）运算。四.综合题1. 某机字长8位,CPU地址总线16位，数据总线8位，存储器按字节编址，CPU的控制信号线 有：MREQ# （存储器访问请求,低屯平有效）,R/W# （读写控制,低电平为写信号,高电平为读信 号）。4 若该机丄存采用16KX1位的DRAM芯片（内部.为128X128阵列）构成最大丄存空问，则共 需多少个芯片？若采用界步刷新方式，单元刷新周期为加s,则刷新信号的周期为多少时间？5 若为该机配备2KX8位的Cache,每块8字节，采用2路组相联映象，试写出对主存地址各 个字段的划分

21、（标出各个字段的位数）； （6分）6 若用4个8KX4位的SRAM芯片和2个4KX8位的SRAM芯片形成24KX8位的RAM存储 区域，起始地址为0000H,假设SRAM芯片有CS# （片选，低电平有效）和WE# （写使能， 低电平白效）信号控制端。（1） 试画出地址译码方案；写岀RAM的地址范围。2. 设有浮点数，x=25X （9/16） , y=2：iX （-13/64）,阶码用4位（含1位符号位）补码表示， 尾数用5位（含1位符号位）补码表示。（3） 写Hl x和y的浮点数表示。（2）.求真值xXy=?（6分1. 某机字长8位，CPU地址总线20位，数据总线8位，冇储器按字节编址，CPU

22、的控制信号线 有：MREQ# （存储器访问请求，低电平有效），R/W# （读写控制，低电平为写信号，髙电平为读信 号）。7 若该机主存采用64KX1位的DRAM芯片（内部为256X256阵列）构成最大主存空间，则共 需多少个芯片？若釆用异步刷新方式，单元刷新周期为8ms,则刷新信号的周期为多少时间？8 若为该机配备4KX8位的Cache,每块8字节，采用2路组相联映象，试写川对主存地址各 个字段的划分（标出各个字段的位数）；若上存地址为03280H,则该地址可映象到的Cache 的哪一组？9 若用2个16KX4位的SRAM芯片和2个8KX8位的SRAM芯片形成32KX8位的RAM存 储区域，起

23、始地址为0000H,假设SRAM芯片有CS# （片选，低电平有效）和WE# （写使能, 低电平有效）信号控制端。（1）试画出地址译码方案；（2）并画出SRAM与CPU的连接图，请标明SRAM芯片个数、译码器的输入输出线、地址线、 数据线、控制线及其连接。2. 设有浮点数，x二24X DAIB-DA1-W- R/IBn六、下图是某单总线结构计算机，IR为指令寄存器，PC为程序计数器，M为主存，AR为地址 寄存器，DR为数据缓冲寄存器，ALU能完成加、减、乘、除运算。各部件的控制信号均己标出, 控制信号的命名准则是：符号前的是数据发送方部件，符号后的是数据接收方部件，并 且控制信号中的B表示IB总

24、线，另外，J1#控制指令译码，R/W#控制存储器读/写（=1：读；=0： 写），CS#是存储器的片选信号。例如BDA1表示由总线IB将数据打入暂存器DA1的控制信号。操作码（4位）Rs （2 位）Rd （ 2 位）Addr/Disp/Data/X（8 位）1、 根据所示的数据通路，画岀访存指令LDA RO, （A）对应的微程序流程图，其功能为：（A） 9R0,源操作数釆用间接寻址；2、 根据所示的数据通路，画出无条件转移指令对应的微程序流程图：JMP PC+Disp；功能为：Disp+ （PC） T PC,采用相对寻址。3、 假如两个二进制补码数据X和Y分别放在R0和R1中（8位寄存器的最低4

25、位补0）,刘补=0.110,Y补=1.001, ALU的控制信号*可以实现补码的乘法计算，结果放在R0寄存器中。（1） 写出用补码一位乘法计算XXY）补的计算过程；（2） 请用微程序流程图描述机器指令MUL RO, R1的指令周期，其功能为：（RO） X （RD T R0,操作数均釆用寄存器寻址。3、（5分）若该机采用微程序控制器，共有28种微操作命令（釆用直接控制法），有7个转移控 制状态（釆用译码形式），微指令格式如下，其中下址字段7位，则操作控制字段和判别测试字段 各有几位？控存呑量是多少？（用字数X字长的形式表示）操作控制字段 判别测试字段 下址字段3. 设某8位计算机指令格式如下:Opcode （4 位）M （2 位）Rd （2 位）A （8 位）其中，各部分的含义如下:Opcode=源操作数的寻址方式M=Rd=ooooMOVoo宜接寻址00R00001ADDoi间接寻址01-RI0010-SUB10立即寻址10R20011-JMP11一相对寻址11-R31111-HALT（1）假设（PC） =00H；主存部分单元的内容如下表。问：这时CPU启动程序运行，机器执行到第几条指令后停机？写出每一条指令的功能、寻址方式、操作数及执行结果。（5分）地址：内容地址:00H：01H04H：29H30H：22H01H：